公开(公告)号：CN110154537A

公开(公告)日：2019-08-23

申请号：CN201910110474.4

申请日：2019-02-12

Applicant: 佳能株式会社

Inventor： 和秀宪 ,  櫻井将贵

IPC: B41J2/14

Abstract: 本公开内容涉及多层构造的元件基板、打印头和打印装置。根据一个实施例，缩小元件基板的大小，并且使用该元件基板的打印头可以打印高质量图像。所述多层构造的元件基板包括多个打印元件以及被配置为输入用于驱动所述多个打印元件的数据信号和时钟信号的电路。并且，通过将所述多个打印元件布置成行而形成的打印元件阵列相对于构成元件基板的外形的边成对角线布置。打印元件阵列的一端的打印元件是对打印没有贡献的虚设元件。所述电路不仅被设在与虚设元件的位置相同的位置处，而且还被设在与虚设元件的层不同的层中。

公开(公告)号：CN110154537B

公开(公告)日：2021-12-10

申请号：CN201910110474.4

申请日：2019-02-12

Applicant: 佳能株式会社

Inventor： 和秀宪 ,  櫻井将贵

IPC: B41J2/14

Abstract: 本公开内容涉及多层构造的元件基板、打印头和打印装置。根据一个实施例，缩小元件基板的大小，并且使用该元件基板的打印头可以打印高质量图像。所述多层构造的元件基板包括多个打印元件以及被配置为输入用于驱动所述多个打印元件的数据信号和时钟信号的电路。并且，通过将所述多个打印元件布置成行而形成的打印元件阵列相对于构成元件基板的外形的边成对角线布置。打印元件阵列的一端的打印元件是对打印没有贡献的虚设元件。所述电路不仅被设在与虚设元件的位置相同的位置处，而且还被设在与虚设元件的层不同的层中。