-
公开(公告)号：CN114945242A
公开(公告)日：2022-08-26
申请号：CN202210663132.7
申请日：2017-10-05
Applicant: 住友电工印刷电路株式会社
Abstract: 根据本发明的一方面的印刷电路板设有：具有绝缘特性的基膜；和包括堆叠在基膜的至少一个表面侧并布置成行的多个配线部分的导电图案；以及将导电图案和基膜的外表面覆盖的绝缘层，其中多个配线部分具有1‑20μm的平均间距和30‑120μm的平均高度，并且在截面图中彼此相邻的多个配线部分间的绝缘层的填充面积比率不小于95％，多个配线部分的平均高度与平均间距的比率为2.0以上12.0以下。根据本发明的另一方面的用于制造印刷电路板的方法包括：用于将导电图案堆叠在基膜的至少一个表面侧上的步骤；用于将绝缘膜铺设在导电图案和基膜的外表面上的步骤；以及用于对通过铺设有绝缘层而获得的堆叠体执行真空热压的步骤。
-
公开(公告)号：CN109804721B
公开(公告)日：2022-07-01
申请号：CN201780063435.2
申请日：2017-10-05
Applicant: 住友电工印刷电路株式会社
Abstract: 根据本发明的一方面的印刷电路板设有：具有绝缘特性的基膜；和包括堆叠在基膜的至少一个表面侧并布置成行的多个配线部分的导电图案；以及将导电图案和基膜的外表面覆盖的绝缘层，其中多个配线部分具有1‑20μm的平均间距和30‑120μm的平均高度，并且在截面图中彼此相邻的多个配线部分间的绝缘层的填充面积比率不小于95％。根据本发明的另一方面的用于制造印刷电路板的方法包括：用于将导电图案堆叠在基膜的至少一个表面侧上的步骤；用于将绝缘膜铺设在导电图案和基膜的外表面上的步骤；以及用于对通过铺设有绝缘层而获得的堆叠体执行真空热压的步骤。
-
公开(公告)号：CN107926115B
公开(公告)日：2020-07-24
申请号：CN201680046184.2
申请日：2016-08-01
Applicant: 住友电气工业株式会社 , 住友电工印刷电路株式会社
Abstract: 所述印刷线路板包括：具有绝缘性的基膜；以及设置在基膜的至少一个表面上的导电图案。所述导电图案包括固定在基膜上的铜颗粒结合层，并且基膜的未层叠导电图案的区域的明度L*为60以下。理想的是，所述基膜的一个表面侧上具有改性层。
-
公开(公告)号：CN107926116B
公开(公告)日：2020-07-24
申请号：CN201680046234.7
申请日：2016-08-01
Applicant: 住友电气工业株式会社 , 住友电工印刷电路株式会社
Abstract: 所述印刷线路板包括：含有聚酰亚胺作为主要成分的基膜；以及层叠在基膜的至少一个表面上的导电图案。所述导电图案包括固定在基膜上的铜颗粒结合层。基膜的非导电图案层叠区中对于500nm波长的外部透射率为基膜的中间层部分对于500nm波长的内部透射率的70％以下。
-
公开(公告)号：CN107926116A
公开(公告)日：2018-04-17
申请号：CN201680046234.7
申请日：2016-08-01
Applicant: 住友电气工业株式会社 , 住友电工印刷电路株式会社
Abstract: 所述印刷线路板包括：含有聚酰亚胺作为主要成分的基膜；以及层叠在基膜的至少一个表面上的导电图案。所述导电图案包括固定在基膜上的铜颗粒结合层。基膜的非导电图案层叠区中对于500nm波长的外部透射率为基膜的中间层部分对于500nm波长的内部透射率的70％以下。
-
Patent Agency Ranking
公开(公告)号：CN110612783A
公开(公告)日：2019-12-24
申请号：CN201780090513.8
申请日：2017-12-22
Applicant: 住友电工印刷电路株式会社 , 住友电气工业株式会社
Abstract: 根据本发明的一方面的印刷配线板包括具有绝缘特性的基膜和层叠在基膜的至少一个表面上包含排列设置的多个配线部分的导电图案。每个配线部分具有第一导电部分和涂覆在第一导电部分的外表面上的第二导电部分。每个配线部分的平均宽度为10μm以上至50μm以下。第二导电部分的平均厚度为1μm以上至小于8.5μm。根据本发明不同方面的印刷配线板制造方法包括通过在抗蚀剂图案的开口镀覆导电基础层形成构成配线部分的第一导电部分的第一导电部分形成步骤；去除抗蚀剂图案及其底部的导电基础层的导电基础层去除步骤；以及通过镀覆用第二导电部分覆盖第一导电部分的外表面的第二导电部分覆盖步骤。
-
公开(公告)号：CN114945242B
公开(公告)日：2024-12-27
申请号：CN202210663132.7
申请日：2017-10-05
Applicant: 住友电工印刷电路株式会社
Abstract: 根据本发明的一方面的印刷电路板设有：具有绝缘特性的基膜；和包括堆叠在基膜的至少一个表面侧并布置成行的多个配线部分的导电图案；以及将导电图案和基膜的外表面覆盖的绝缘层，其中多个配线部分具有1‑20μm的平均间距和30‑120μm的平均高度，并且在截面图中彼此相邻的多个配线部分间的绝缘层的填充面积比率不小于95％，多个配线部分的平均高度与平均间距的比率为2.0以上12.0以下。根据本发明的另一方面的用于制造印刷电路板的方法包括：用于将导电图案堆叠在基膜的至少一个表面侧上的步骤；用于将绝缘膜铺设在导电图案和基膜的外表面上的步骤；以及用于对通过铺设有绝缘层而获得的堆叠体执行真空热压的步骤。
-
公开(公告)号：CN110612783B
公开(公告)日：2022-11-01
申请号：CN201780090513.8
申请日：2017-12-22
Applicant: 住友电工印刷电路株式会社 , 住友电气工业株式会社
Abstract: 根据本发明的一方面的印刷配线板包括具有绝缘特性的基膜和层叠在基膜的至少一个表面上包含排列设置的多个配线部分的导电图案。每个配线部分具有第一导电部分和涂覆在第一导电部分的外表面上的第二导电部分。每个配线部分的平均宽度为10μm以上至50μm以下。第二导电部分的平均厚度为1μm以上至小于8.5μm。根据本发明不同方面的印刷配线板制造方法包括通过在抗蚀剂图案的开口镀覆导电基础层形成构成配线部分的第一导电部分的第一导电部分形成步骤；去除抗蚀剂图案及其底部的导电基础层的导电基础层去除步骤；以及通过镀覆用第二导电部分覆盖第一导电部分的外表面的第二导电部分覆盖步骤。
-
公开(公告)号：CN109804721A
公开(公告)日：2019-05-24
申请号：CN201780063435.2
申请日：2017-10-05
Applicant: 住友电工印刷电路株式会社
Abstract: 根据本发明的一方面的印刷电路板设有：具有绝缘特性的基膜；和包括堆叠在基膜的至少一个表面侧并布置成行的多个配线部分的导电图案；以及将导电图案和基膜的外表面覆盖的绝缘层，其中多个配线部分具有1-20μm的平均间距和30-120μm的平均高度，并且在截面图中彼此相邻的多个配线部分间的绝缘层的填充面积比率不小于95％。根据本发明的另一方面的用于制造印刷电路板的方法包括：用于将导电图案堆叠在基膜的至少一个表面侧上的步骤；用于将绝缘膜铺设在导电图案和基膜的外表面上的步骤；以及用于对通过铺设有绝缘层而获得的堆叠体执行真空热压的步骤。
-
公开(公告)号：CN108290177A
公开(公告)日：2018-07-17
申请号：CN201680067278.8
申请日：2016-11-10
Applicant: 住友电气工业株式会社 , 住友电工印刷电路株式会社
Abstract: 根据本发明的一个实施例的涂覆装置设置有：行进组件，其用于使带状片材沿纵向行进；涂覆组件，其用于将墨水涂覆到行进的带状片材的表面上；以及供应组件，其用于向涂覆组件供应墨水。涂覆组件具有以沿片材宽度方向横跨在带状片材上方的槽型涂覆头，并且槽型涂覆头设置有在横截面图中朝向带状片材变宽的墨水存储部分以及与墨水存储部分的上部分连通的墨水供应路径。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.032 seconds)
