-
公开(公告)号：CN119173935A
公开(公告)日：2024-12-20
申请号：CN202380008701.7
申请日：2023-04-18
Applicant: 京东方科技集团股份有限公司 , 成都京东方光电科技有限公司
IPC: G09G3/3208
Abstract: 一种显示基板，包括：基底(101)以及设置在基底(101)上的驱动电路层(102)。驱动电路层(102)至少包括多个电路单元，至少一个电路单元包括像素电路。像素电路至少包括：第一电容(C1)、第二电容(C2)、数据写入晶体管(T4)、驱动晶体管(T3)和第一发光控制晶体管(T5)。第一电容(C1)的第一端与驱动晶体管(T3)的栅电极电连接，第一电容(C1)的第二端与第二电容(C2)的第二端电连接，第二电容(C2)的第一端与第一信号线(PL)电连接。第一发光控制晶体管(T5)的第一极与第一电源线(VDD)电连接，第二极与驱动晶体管(T3)的第一极电连接。第一信号线(PL)和第一电源线(VDD)被配置为提供不同的恒压信号。
-
公开(公告)号：CN119012792A
公开(公告)日：2024-11-22
申请号：CN202310559322.9
申请日：2023-05-17
Applicant: 京东方科技集团股份有限公司 , 成都京东方光电科技有限公司
IPC: H10K59/121 , H10K59/122 , H10K59/123 , H10K59/131 , H10K71/00 , H01L27/12 , G09G3/32 , G09G3/3225
Abstract: 一种显示基板及其制备方法、显示装置。显示基板包括多个电路单元，电路单元包括像素驱动电路，像素驱动电路至少包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第九晶体管、第一存储电容和第二存储电容，第一晶体管的第二极分别与第二晶体管的第一极、第三晶体管的栅电极和第一存储电容的第一端连接，第四晶体管的第二极分别与第九晶体管的第二极、第一存储电容的第二端和第二存储电容的第二端连接；第一晶体管、第二晶体管、第四晶体管和第九晶体管为氧化物晶体管，第三晶体管为低温多晶硅晶体管。本公开采用氧化物晶体管和低温多晶硅晶体管组合，可以改善驱动晶体管的栅电极漏电以及因漏电导致的相关显示不良。
-
公开(公告)号：CN118234306A
公开(公告)日：2024-06-21
申请号：CN202410324205.9
申请日：2024-03-20
Applicant: 京东方科技集团股份有限公司 , 成都京东方光电科技有限公司
IPC: H10K59/123 , H10K59/131 , H10K59/40
Abstract: 一种显示面板具有显示区和扇出区，包括：多层导电层；多条数据线中的第一数据线位于显示区的边缘区域，多条第二数据线位于显示区的中心区域；连接线与第一数据线电连接，且从边缘区域延伸至中心区域与扇出区之间的交界处；连接线跨过数据线，且其第二端位于相邻的两条第二数据线之间；扇出线与连接线或第二数据线连接；多条扇出线中的第一类扇出线包括交叠部；两个交叠部的正投影相交叉，以使两条第一类扇出线靠近显示区的一端的排列顺序，与两条第一类扇出线靠近显示区的一端的排列顺序不同；至少一层第三导电层位于第一导电层和第二导电层之间；相交叉的两条第一类扇出线的交叠部，分别位于第一导电层和第二导电层。
-
公开(公告)号：CN118102811A
公开(公告)日：2024-05-28
申请号：CN202410245424.8
申请日：2024-03-04
Applicant: 京东方科技集团股份有限公司 , 成都京东方光电科技有限公司 , 北京京东方技术开发有限公司
IPC: H10K59/80 , H10K59/121
Abstract: 本公开的实施例提供了一种显示面板及显示装置，应用于显示技术领域，能够解决显示面板的阳极表面出现小黑点的问题。一种显示面板，包括显示区和周边区，周边区包括第一周边区和第二周边区；显示面板包括：基底、第一源漏金属层、第一钝化层、阻挡坝，阻挡坝位于周边区且围绕显示区设置，第一源漏金属层延伸至第一周边区，且延伸至阻挡坝远离显示区的一侧；第一钝化层位于第一周边区，第一钝化层覆盖第一源漏金属层的位于阻挡坝远离显示区一侧的部分；显示面板还包括：第二钝化层，第二钝化层位于第一钝化层远离基底的一侧，且位于第一周边区，第二钝化层覆盖第一钝化层中位于阻挡坝远离显示区一侧的部分；显示面板应用于显示装置中。
-
公开(公告)号：CN116528614A
公开(公告)日：2023-08-01
申请号：CN202310560910.4
申请日：2023-05-17
Applicant: 京东方科技集团股份有限公司 , 成都京东方光电科技有限公司 , 北京京东方技术开发有限公司
IPC: H10K59/121 , H10K59/123 , H10K59/122 , H10K59/131
Abstract: 本公开提供了一种拼接显示面板和拼接显示设备，其中的拼接显示面板包括多块拼接的发光基板，发光基板包括衬底基板和设置在所述衬底基板上的像素定义层，所述像素定义层用于限定出多个像素单元以及位于一个所述像素单元内的至少两组发光单元，一组发光单元包括至少一个红色子像素、至少一个绿色子像素和至少一个蓝色子像素；相邻的所述发光基板之间具有拼缝，至少两个所述像素单元位于所述拼缝的两侧。该发光基板能够缩小拼接显示设备的可视拼缝，提高显示效果。
-
Patent Agency Ranking
公开(公告)号：CN119605354A
公开(公告)日：2025-03-11
申请号：CN202380009263.6
申请日：2023-05-31
Applicant: 京东方科技集团股份有限公司 , 成都京东方光电科技有限公司
IPC: H10K59/131 , H10K59/121
Abstract: 一种显示基板、显示装置。显示基板包括所述像素驱动电路包括第一存储电容、第二存储电容、至少一个屏蔽电极和至少一个双栅结构的晶体管，所述第一存储电容至少包括第一极板(71)和第三极板(73)，所述第一极板(71)在所述基底上的正投影与所述第三极板(73)在所述基底上的正投影至少部分交叠；所述第二存储电容至少包括第二极板(72)和第四极板(74)，所述第二极板(72)在所述基底上的正投影与所述第四极板(74)在所述基底上的正投影至少部分交叠；所述第二极板(72)与所述第三极板(73)连接，所述第四极板(74)与第一电源线(51)连接；所述屏蔽电极在所述基底上的正投影与所述双栅结构的晶体管两个栅电极之间的节点在所述基底上的正投影至少部分交叠。
-
公开(公告)号：CN119446064A
公开(公告)日：2025-02-14
申请号：CN202310945825.X
申请日：2023-07-28
Applicant: 京东方科技集团股份有限公司 , 成都京东方光电科技有限公司
IPC: G09G3/3225
Abstract: 本公开的实施例提供了一种像素驱动电路及其驱动方法、阵列基板和显示面板，涉及显示技术领域，用于改善驱动像素驱动电路阈值补偿时长不充足的问题。像素驱动电路包括驱动子电路、发光控制子电路、写入子电路、补偿子电路以及存储子电路。驱动子电路与第一节点、第二节点以及第三节点耦接。发光控制子电路包括第一支路，第一支路与第一电源信号线、第一使能信号线和第二节点耦接。补偿子电路与第一扫描信号线、第二扫描信号线，第一节点、第三节点、第四节点以及第二电源信号线耦接。写入子电路与第三扫描信号线、数据写入信号线以及第四节点耦接。存储子电路与第一节点和第四节点耦接。上述显示面板用于显示图像。
-
公开(公告)号：CN119233705A
公开(公告)日：2024-12-31
申请号：CN202310805085.X
申请日：2023-06-30
Applicant: 京东方科技集团股份有限公司 , 成都京东方光电科技有限公司
IPC: H10K59/131 , H10K59/121
Abstract: 本公开的实施例提供了一种显示基板及显示装置，涉及显示技术领域，用于将设定数据线通过第一扇出线和第二扇出线从显示区引出至绑定区，从而减小显示基板的绑定区一侧的边框宽度。显示基板包括多个像素电路，多条数据线及设于显示区的第一扇出线和第二扇出线。多条数据线中的至少一条为设定数据线，第二扇出线相比设定数据线靠近绑定区的沿第二方向的中线。一列像素电路与一条数据线电连接。第一扇出线的一端与设定数据线电连接，另一端与第二扇出线电连接。第二扇出线从与其对应的设定像素中相邻两个子像素的像素电路之间穿过，或从与其对应的设定像素中位于外侧的像素电路的外侧穿过，并延伸至绑定区。上述显示基板用于显示图像。
-
公开(公告)号：CN119173938A
公开(公告)日：2024-12-20
申请号：CN202380008710.6
申请日：2023-04-19
Applicant: 京东方科技集团股份有限公司 , 成都京东方光电科技有限公司
IPC: G09G3/3266 , H01L27/00
Abstract: 一种显示基板及其制备方法、显示装置。显示基板包括多个电路单元，电路单元包括像素驱动电路，像素驱动电路至少包括多个晶体管；在垂直于显示基板的平面上，电路单元包括设置在基底上的半导体层，半导体层至少包括第一有源图案(10)和第二有源图案(20)，第一有源图案(10)包括至少一个晶体管的有源层，第二有源图案(20)包括至少一个晶体管的有源层；至少一个电路单元中，第一有源图案(10)与第二有源图案(20)间隔设置，电路单元中多个晶体管的有源层与单元行方向上相邻的电路单元中多个晶体管的有源层间隔设置，电路单元中多个晶体管的有源层与单元列方向上相邻的电路单元中多个晶体管的有源层间隔设置。
-
公开(公告)号：CN118038774A
公开(公告)日：2024-05-14
申请号：CN202410361602.3
申请日：2024-03-27
Applicant: 京东方科技集团股份有限公司 , 成都京东方光电科技有限公司 , 北京京东方技术开发有限公司
IPC: G09G3/00 , G09G3/3233
Abstract: 本公开提供一种像素电路及其驱动方法、显示装置。本公开的像素电路包括：第一存储电容、第二存储电容、驱动晶体管、阈值补偿子电路、数据写入子电路、测试子电路和发光器件；驱动晶体管的控制极连接第一节点，第一极连接第一电源信号线，第二极连接第二节点；阈值补偿子电路被配置为响应于第一控制信号线的第一控制信号，将阈值电压写入第二节点，以对驱动晶体管的阈值电压进行补偿；数据写入子电路被配置为响应于第二控制信号线的第二控制信号，将数据信号线的数据信号写入第三节点；测试子电路被配置为响应于测试控制信号线的测试控制信号，控制第一电源信号线与感测信号线之间的通断，以检测驱动晶体管是否正常。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.056 seconds)
