-
公开(公告)号：CN118377537B
公开(公告)日：2024-09-06
申请号：CN202410806587.9
申请日：2024-06-21
Applicant: 之江实验室
IPC: G06F9/38
Abstract: 本发明公开了一种脉冲双星傅立叶域加速搜索GPU并行搜索方法和装置，方法包括以下步骤：获取脉冲双星观测数据前处理后的文件，从中读取包括最低傅立叶频率和最高傅立叶频率的参数并创建副谐波信息数组集合；在GPU中，以频率步长乘以批大小的傅立叶频率范围作为步长，从最低傅立叶频率到最高傅立叶频率对副谐波信息数组集合进行遍历搜索得到候选体集合，每次遍历搜索过程包括：计算初始副谐波数组和计算除初始副谐波数组外的副谐波数组集合，并行计算谐波求和与候选体筛选；将所有筛选符合要求的候选体集合进行保存。本发明支持利用多GPU并行加速，能够成倍地提升脉冲双星搜索进程，大大加速该学科的天体发现速度。
-
公开(公告)号：CN117215382A
公开(公告)日：2023-12-12
申请号：CN202311090241.5
申请日：2023-08-28
Applicant: 之江实验室
Abstract: 本申请涉及一种多面散热件及机箱，多面散热件包括散热安装架及多个热管，散热安装架包括多个安装板及至少一个侧板，多个安装板依次间隔布设，且两两相对设置，相邻两个安装板的同一侧通过侧板相连，每个安装板相对背离的两个板面均为电路板安装面；安装板开设有至少一个第一通槽，侧板开设有多个第二通槽，每个第一通槽连通一个第二通槽形成散热通道；每个热管安装于一个散热通道中，热管包括依次连通的蒸发段、绝热段和冷凝段，其中，热管的蒸发段位于第一通槽中，冷凝段位于第二通槽中。本申请提供的多面散热件能够在满足多块电路板的散热需求同时还能够满足机箱的设计需求。
-
公开(公告)号：CN115460128B
公开(公告)日：2023-07-07
申请号：CN202211399069.7
申请日：2022-11-09
Applicant: 之江实验室
IPC: H04L45/02 , H04L45/586 , H04L45/76
Abstract: 本发明公开了一种面向多芯粒组合芯片的片上网络仿真系统，包括：片上网络生成单元，用于根据多芯粒组合芯片特征生成片上网络的抽象模型；数据路由仿真单元，用于对数据包在片上网络的运行进行仿真并输出数据在片上网络的仿真时间、路由所需的总周期数以及每个数据包的平均延迟。本申请通过在每个芯粒加上片间路由器并与芯粒内部的片内路由器相连，形成异构双层拓扑网络，使之可以仿真不同芯粒间的处理单元交互。对多芯粒芯片设计提供了性能评估，有利于芯片设计初期的探索；可灵活配置多芯粒芯片的各项参数，对不同规模的多芯粒芯片进行仿真。
-
公开(公告)号：CN115658274B
公开(公告)日：2023-06-06
申请号：CN202211425389.5
申请日：2022-11-14
Applicant: 之江实验室
Abstract: 本发明公开了一种芯粒中神经网络推理的模块化调度方法、装置和计算设备，包括：获取在芯粒中进行神经网络推理的调度策略搜索空间；获取并依据神经网络的计算图生成算子深度，依据计算图将算子划分为串行组；依据算子间的数据依赖关系、算子深度和串行组，划分计算图得到数据依赖模块和并行数据依赖模块；计算数据依赖模块的数据依赖复杂度，依据数据依赖复杂度、并行数据依赖模块以及芯粒资源总数计算算子的最大可用资源分配数量，作为调度策略迭代搜索的初始约束；依据调度策略搜索空间和初始约束迭代搜索使得计算开销、算子内和算子间数据传输开销、芯粒多级路由产生的拥塞开销之和最小的数据依赖模块调度策略。
-
公开(公告)号：CN115860081B
公开(公告)日：2023-05-26
申请号：CN202310179898.2
申请日：2023-03-01
Applicant: 之江实验室
Abstract: 本发明涉及一种芯粒算法调度方法，包括：获取待调度的神经网络算法计算图；获取芯粒的拓扑结构，并基于拓扑结构生成芯粒资源列表；对神经网络算法计算图进行图优化；对计算图划分并行组；对计算图进行活跃性分析；生成计算图中的每个算子的策略和对应的开销；生成整数线性规划的优化变量；设定整数线性规划的求解目标；设定整数线性规划的约束条件；求解整数线性规划问题；将求解整数线性规划问题得到的解作为计算图在芯粒上的调度方法。与现有技术相比，本发明基于整数线性规划技术，将算法调度空间搜索问题转换成整数线性规划求解问题，通过设置多种求解约束缩小策略探索空间，能够在很短的时间内得到神经网络算法在芯粒上最优的调度方案。
-
Patent Agency Ranking
公开(公告)号：CN115409174B
公开(公告)日：2023-03-31
申请号：CN202211354686.5
申请日：2022-11-01
Applicant: 之江实验室
Abstract: 本发明公开一种基于DRAM存内计算的碱基序列过滤方法与装置，该方法为：步骤一，根据DRAM的存储阵列的列宽和所要筛选目标碱基序列的起点地址，筛选出目标碱基序列后进行重新整理组合；步骤二，对重新整理组合后的目标碱基序列分别进行碱基为A腺嘌呤、G鸟嘌呤、C胞嘧啶、T胸腺嘧啶的标记并获取到对应碱基的标记行；步骤三，对标记行数据进行移位后统计标记行中位置值为1的个数，获得对应碱基的统计结果；步骤四，利用参考碱基序列的统计结果与所述目标碱基序列的统计结果进行对比，过滤所筛选的目标碱基序列。本发明将位置匹配筛选放置在内存子阵列中进行，减少了大量数据在cpu与内存之间的搬移，成倍提升了计算效率，降低了功耗。
-
公开(公告)号：CN115828831A
公开(公告)日：2023-03-21
申请号：CN202310110451.X
申请日：2023-02-14
Applicant: 之江实验室
IPC: G06F30/392 , G06N3/08 , G06F115/12
Abstract: 本发明公开了一种基于深度强化学习的多芯粒芯片算子放置策略生成方法，包括：获取算子计算图和多芯粒芯片尺寸信息；根据多芯粒芯片尺寸信息生成可选的若干种目标放置芯粒网格尺寸；建立多芯粒芯片算子放置深度学习强化模型，其中多芯粒芯片算子放置深度学习强化模型包括算子运行环境模块和深度Q网络模块，算子运行模块用于根据当前环境网络和输入的动作，计算奖励值，并将环境变换到下一个状态，将奖励值和下一个状态传回深度Q网络模块，深度Q网络模块用于根据当前状态从可选的动作空间中选择价值最高的动作；基于算子运行环境模块对深度Q网络模块进行训练；利用训练好的深度强化学习模型对算子计算图在多芯粒芯片上的运行给出算子放置策略。
-
公开(公告)号：CN115186821B
公开(公告)日：2023-01-06
申请号：CN202211108864.6
申请日：2022-09-13
Applicant: 之江实验室
Abstract: 本发明公开了面向芯粒的神经网络推理开销估计方法及装置、电子设备，其中面向芯粒的神经网络推理开销估计方法包括神经网络参数和芯粒拓扑结构获取、并行组内开销估计、并行组间网络传输开销估计及神经网络推理开销估计四个步骤。使得推理开销估计适用于神经网络在芯粒上并行调度的实际场景，神经网络推理开销估计能够适用于芯粒这样的拓扑结构，充分考虑芯粒上小芯片单元内外的带宽、小芯片单元内路由转发延迟和小芯片单元外路由转发延迟，使得神经网络在芯粒上的推理开销估计达到较高的精度，从而为神经网络在芯粒上加速推理所需的高性能调度策略奠定良好基础。
-
公开(公告)号：CN113535387A
公开(公告)日：2021-10-22
申请号：CN202110699347.X
申请日：2021-06-23
Applicant: 之江实验室
Abstract: 本发明公开了一种异构感知的GPU资源分配与调度方法及系统，方法包括：S1：预分析出任务所需的性能指标；S2：任务提交后，将任务优先级设置为最高，并提交到高优先级的Q1等待队列中；S3：当可用的GPU资源发生变化后，触发调度，放置器根据GPU异构性和任务的性能指标，为任务分配GPU资源；S4：监控正在执行的任务，计算其优先级，根据优先级确定任务是否要让出GPU资源，将需要让出GPU资源的任务放入低优先级的Q2等待队列；S5：监控Q2等待队列中的任务等待时间是否超过饥饿阈值，如果超过，则该任务的优先级设为最高，并移入Q1等待队列；系统包括：调度器、放置器、探测器、高优先级和低优先级等待队列。
-
公开(公告)号：CN112015673B
公开(公告)日：2021-03-16
申请号：CN202011137494.X
申请日：2020-10-22
IPC: G06F12/02
Abstract: 本发明涉及计算机内存计算领域，具体涉及一种基于混合存储的存内计算方法与装置，该方法包括：首先通过混合存储区将数据进行混合存储，然后利用数据转存区通过字线驱动器和控制器对某一指定行的数据进行移位操作，最后基于混合存储和移位操作进行数据的乘法计算。本发明结合非易失存储与内存计算，一方面计算数据以纳秒级的速度从非易失器件中获得，特别是对于深度神经网络推理这种场景，可将模型参数事先存放于非易失存储区，计算时能减少了数据访问的时间，提高了系统性能；另一方面通过改进电路操作流程，减少了不必要的数据搬移时间，使得移位时间也能缩短至纳秒级别，提升了对于乘法计算这种有大量移位操作的计算效率，提高了系统性能。
-
-
-
-
-
-
-
-
-
Search Results
61
records
(took 0.027 seconds)
