公开(公告)号：CN116863490B

公开(公告)日：2023-12-12

申请号：CN202311130216.5

申请日：2023-09-04

Applicant: 之江实验室

Inventor： 任嵩楠 ,  李宇航 ,  闫力 ,  胡塘 ,  顾佳妮 ,  玉虓 ,  李相迪 ,  韩根全

IPC: G06V30/226 ,  G06V30/162 ,  G06V10/82 ,  G06N3/063 ,  G06N3/048 ,  G06N3/047

Abstract: 获取识别结果。本发明公开了一种面向FeFET存储阵列的数字识别方法及硬件加速器，包括：状态机，用于控制数据预处理单元和二值神经网络计算模块；数据预处理单元，用于获取输入数据，并转换为二值数据，记为第一信号；二值神经网络计算模块，包括：第一全连接层模块，基于第一信号并根据权重、偏置计算每个神经元的输出信号；激活函数模块，用于对第一全连接层模块中每个神经元的输出信号经激励函数处理后，得到第二信号；第二全连接层模块，基于第二信号并根据权重、(56)对比文件Soyed Tuhin Ahmed , Kamal Danouchi ,Christopher Münch , Guillaume Prenat ,Lorena Anghel, Senior Member, IEEE, andMehdi B. Tahoori.Dropout-Based BayesianBinary Neural Networks With SpintronicImplementation.IEEE JOURNAL ON EMERGINGAND SELECTED TOPICS IN CIRCUITS ANDSYSTEMS.2023,第13卷(第1期),全文.Tang Hu , Xiangdi Li, Xiao Yu,Songnan Ren, Li Yan, Xuyang Bai, ZhiweiXu , Senior Member, IEEE, and ShiqiangZhu.A Novel Fully Hardware-ImplementedSVD Solver Based on Ultra-Parallel BCVJacobi Algorithm.IEEE TRANSACTIONS ONCIRCUITS AND SYSTEMS.2022,第69卷(第12期),全文.王昆;周骅.深度学习中的卷积神经网络系统设计及硬件实现.电子技术应用.2018,(05),全文.

公开(公告)号：CN116863490A

公开(公告)日：2023-10-10

申请号：CN202311130216.5

申请日：2023-09-04

Applicant: 之江实验室

Inventor： 任嵩楠 ,  李宇航 ,  闫力 ,  胡塘 ,  顾佳妮 ,  玉虓 ,  李相迪 ,  韩根全

IPC: G06V30/226 ,  G06V30/162 ,  G06V10/82 ,  G06N3/063 ,  G06N3/048 ,  G06N3/047

Abstract: 本发明公开了一种面向FeFET存储阵列的数字识别方法及硬件加速器，包括：状态机，用于控制数据预处理单元和二值神经网络计算模块；数据预处理单元，用于获取输入数据，并转换为二值数据，记为第一信号；二值神经网络计算模块，包括：第一全连接层模块，基于第一信号并根据权重、偏置计算每个神经元的输出信号；激活函数模块，用于对第一全连接层模块中每个神经元的输出信号经激励函数处理后，得到第二信号；第二全连接层模块，基于第二信号并根据权重、偏置计算每个神经元的输出信号；FeFET存储器，用于存储神经网络权重；数据输出单元，用于比较第二全连接层模块中每个神经元的输出信号，获取识别结果。