半导体结构及其形成方法
    1.
    发明公开

    公开(公告)号:CN114335330A

    公开(公告)日:2022-04-12

    申请号:CN202011046924.7

    申请日:2020-09-29

    发明人: 夏文斌

    IPC分类号: H01L43/12 H01L43/08 H01L27/22

    摘要: 一种半导体结构及其形成方法,形成方法包括:提供基底;在所述基底上形成辅助层;形成贯穿所述辅助层的通孔;在所述通孔中和辅助层上形成磁隧道结叠膜结构,所述磁隧道结叠膜结构位于所述通孔底部的部分作为叠膜底部;去除高于所述叠膜底部顶面的磁隧道结叠膜结构;去除高于所述叠膜底部顶面的磁隧道结叠膜结构后,去除所述辅助层,剩余所述磁隧道结叠膜结构用于形成磁隧道结叠层结构。本发明实施例有利于提高磁隧道结叠层结构的侧壁陡直度和关键尺寸一致性,且有利于对所述磁隧道结叠层结构的关键尺寸进行精确控制。

    半导体结构的形成方法
    3.
    发明公开

    公开(公告)号:CN113707805A

    公开(公告)日:2021-11-26

    申请号:CN202010432545.5

    申请日:2020-05-20

    发明人: 夏文斌

    IPC分类号: H01L43/12 H01L43/08 H01L27/22

    摘要: 一种半导体结构的形成方法,包括:提供基底,所述基底上具有第一介质层,所述第一介质层内具有第一导电层,且所述第一介质层表面暴露出所述第一导电层顶部表面;在所述第一介质层表面形成牺牲结构,所述牺牲结构内具有暴露出所述第一导电层顶部表面的开口,且所述开口的顶部在基底表面上的投影图形,位于所述开口的底部在基底表面上的投影图形内;在所述开口内的第一导电层顶部表面、以及牺牲结构顶部表面形成初始磁隧道结;去除所述牺牲结构顶部表面的初始磁隧道结,在所述第一导电层顶部表面形成磁隧道结。所述方法提高了形成的半导体结构的性能。

    磁性随机存取存储器、存储阵列以及电子设备

    公开(公告)号:CN114664343A

    公开(公告)日:2022-06-24

    申请号:CN202011541209.0

    申请日:2020-12-23

    发明人: 夏文斌 张宏

    IPC分类号: G11C11/16

    摘要: 一种磁性随机存取存储器、存储阵列以及电子设备,包括:驱动信号模块,用于提供读取信号;存储阵列,包括多个存储单元;待读取数据的存储单元为数据单元,用于加载读取信号输出数据电压;用于作为读取参考的存储单元为参考单元,参考单元包括一个或多个平行态参考单元,平行态参考单元的磁自由层用于形成参考输出端;或者,参考单元包括一个或多个反平行态参考单元,反平行态参考单元的磁固定层用于形成参考输出端;参考单元用于加载读取信号通过参考输出端输出参考电压;比较电路,用于根据数据电压和参考电压的相对大小读取数据单元的数据。本发明降低参考单元的阻态在读操作时发生翻转的可能性,保证参考单元的可靠性,提升MRAM的性能。

    半导体结构及半导体结构的形成方法

    公开(公告)号:CN113838883A

    公开(公告)日:2021-12-24

    申请号:CN202010589031.0

    申请日:2020-06-24

    摘要: 一种半导体结构及半导体结构的形成方法,其中,形成方法包括:提供衬底;在所述衬底表面形成第一下电极层以及第一介质层,所述第一介质层覆盖所述第一下电极层侧壁面;在所述第一下电极层以及第一介质层表面形成第二下电极层、位于第二下电极层表面的磁隧道结、以及位于磁隧道结表面的上电极层,所述第二下电极层在所述衬底表面具有第一投影,所述磁隧道结在所述衬底表面具有第二投影,并且所述第二投影在所述第一投影的范围内。由于第二下电极层表面平坦,从而,提高了磁性随机存储器的性能和可靠性,由于减少了磁隧道结对第一下电极层尺寸的影响,从而提高了磁性随机存储器的集成度。

    磁性随机存取存储器、存储阵列以及电子设备

    公开(公告)号:CN114664344A

    公开(公告)日:2022-06-24

    申请号:CN202011541239.1

    申请日:2020-12-23

    发明人: 夏文斌 王韬

    IPC分类号: G11C11/16

    摘要: 一种磁性随机存取存储器、存储阵列以及电子设备,所述磁性随机存取存储器包括:驱动信号模块,用于提供读取信号;存储阵列,包括多个阵列排布的存储单元,存储单元包括磁隧道结,磁隧道结包括相对设置的磁固定层和磁自由层;数据单元,用于加载读取信号输出数据电压;参考单元,包括平行态参考单元和反平行态参考单元;平行态参考单元的磁自由层与反平行态参考单元的磁固定层耦接,形成参考输出端,参考单元用于加载读取信号,通过参考输出端输出参考电压;比较电路,用于根据数据电压和参考电压的相对大小读取数据单元的数据。本发明实施例有利于降低参考单元的阻态在读操作时发生翻转的可能性,保证参考单元的可靠性,提升MRAM的性能。