公开(公告)号：CN106788955B

公开(公告)日：2020-06-19

申请号：CN201611216777.7

申请日：2016-12-26

Applicant: 中核控制系统工程有限公司

Inventor： 梁成华 ,  钱一名 ,  刘志凯 ,  李春雷 ,  王钦峰

IPC: H04L7/00

Abstract: 本发明属于数字通信技术领域，具体涉及适用于核电DCS通信设计的一种四相位高速码元检测方法。包括以下步骤：第一步：用四个时钟采集跳变沿；分别用clk1、clk2、clk3、clk4四个时钟采集跳变沿；第二步：选择最佳时钟，采集码元并输出给解码模块；当编码信号发生跳变时，与码元速率相同的0，90，180，270四个相位的时钟clk1、clk2、clk3、clk4，每个时钟检测到跳变沿的情况不同，根据不同的情况，选择最佳的采样时钟，保证采样速率与编码信号的准确匹配：第三步：若采集到码元跳变，再次选择最佳时钟，选择方法与第二步相同，继续采集码元。本发明与现有技术相比的优点在于：实现简单不需要额外的硬件资源，简单的逻辑就可以实现。

公开(公告)号：CN106788955A

公开(公告)日：2017-05-31

申请号：CN201611216777.7

申请日：2016-12-26

Applicant: 中核控制系统工程有限公司

Inventor： 梁成华 ,  钱一名 ,  刘志凯 ,  李春雷 ,  王钦峰

IPC: H04L7/00

Abstract: 本发明属于数字通信技术领域，具体涉及适用于核电DCS通信设计的一种四相位高速码元检测方法。包括以下步骤：第一步：用四个时钟采集跳变沿；分别用clk1、clk2、clk3、clk4四个时钟采集跳变沿；第二步：选择最佳时钟，采集码元并输出给解码模块；当编码信号发生跳变时，与码元速率相同的0，90，180，270四个相位的时钟clk1、clk2、clk3、clk4，每个时钟检测到跳变沿的情况不同，根据不同的情况，选择最佳的采样时钟，保证采样速率与编码信号的准确匹配：第三步：若采集到码元跳变，再次选择最佳时钟，选择方法与第二步相同，继续采集码元。本发明与现有技术相比的优点在于：实现简单不需要额外的硬件资源，简单的逻辑就可以实现。

公开(公告)号：CN106850369A

公开(公告)日：2017-06-13

申请号：CN201611217053.4

申请日：2016-12-26

Applicant: 中核控制系统工程有限公司

Inventor： 梁成华 ,  钱一名 ,  刘志凯 ,  李春雷 ,  王钦峰

IPC: H04L12/40

CPC classification number: H04L12/40176

Abstract: 本发明属于核电厂DCS平台通信技术领域，具体涉及一种安全级DCS高速冗余总线通信方法。包括以下步骤：(1)采用两路不同的物理介质进行传输；(2)采用两路不同的链路层进行传输；(3)采用两路不同的接收处理模块；(4)发送模块接收到发送使能，在步骤(1)确定的两条不同的冗余总线上按照步骤(2)确定的两种帧结构开始发送；(5)步骤(3)确定的两种接收处理模块对接收数据解码，完成后置标志位；(6)设定步骤(3)确定的两种接收处理模块之一为主处理模块；(7)主处理模块发现一路总线置标志位后，在系统设定的时间内，等待另一路数据标志位置位，若置位，则对数据进行比较；否则，则报警冗余总线一路故障。