一种高速故障安全多节点通信网络

    公开(公告)号:CN106789520B

    公开(公告)日:2019-11-22

    申请号:CN201611217579.2

    申请日:2016-12-26

    Abstract: 本发明属于工业安全级产品控制系统互联及数据传输领域,具体涉及应用于多个模块间高速数据通信系统的一种高速故障安全多节点通信网络。高速故障安全多节点通信网络是基于IEEE 802.17协议定义的弹性分组环RPR技术的安全通信网络;高速故障安全多节点通信网络将弹性分组环RPR的通信机制进行如下改进,形成自定义的通信协议。通过本方法,与服务器/客户机模型相比,数据生产者不用为每个消费者都发送一份数据,而是只为所有数据消费者发送一份数据,显然能够最大幅度的减少数据流量。

    一种四相位高速码元检测方法

    公开(公告)号:CN106788955A

    公开(公告)日:2017-05-31

    申请号:CN201611216777.7

    申请日:2016-12-26

    Abstract: 本发明属于数字通信技术领域,具体涉及适用于核电DCS通信设计的一种四相位高速码元检测方法。包括以下步骤:第一步:用四个时钟采集跳变沿;分别用clk1、clk2、clk3、clk4四个时钟采集跳变沿;第二步:选择最佳时钟,采集码元并输出给解码模块;当编码信号发生跳变时,与码元速率相同的0,90,180,270四个相位的时钟clk1、clk2、clk3、clk4,每个时钟检测到跳变沿的情况不同,根据不同的情况,选择最佳的采样时钟,保证采样速率与编码信号的准确匹配:第三步:若采集到码元跳变,再次选择最佳时钟,选择方法与第二步相同,继续采集码元。本发明与现有技术相比的优点在于:实现简单不需要额外的硬件资源,简单的逻辑就可以实现。

    一种基于FPGA技术的核安全级智能仿真验证平台的实现方法

    公开(公告)号:CN106773785B

    公开(公告)日:2020-02-18

    申请号:CN201611217358.5

    申请日:2016-12-26

    Abstract: 本发明提供一种基于FPGA技术的核安全级仪控系统的智能仿真验证平台的实现方法,其步骤如下:第一步:基于FPGA技术,按照核电站安全级仪控系统的硬件设备搭建仿真验证平台,给所有硬件板卡分配唯一的站号和槽位号;第二步:根据板卡被分配的站号和槽位号,配置各板卡参数、输入向量,仿真验证平台能够模拟实际核电站安全级仪控系统中一个板卡或多板卡的情况;第三步:搭建每个槽位对应板卡的波形窗口,输入输出信号波形分组化,进而形成一个闭环的仿真验证平台;第四步:启动仿真验证平台进行验证。本发明能够真实模拟实际核电站的核仪控系统,既能满足稳定性、可靠性和安全性,又能实现智能仿真验证。

    一种令牌总线时隙预定义方法

    公开(公告)号:CN106656711B

    公开(公告)日:2019-06-18

    申请号:CN201611218763.9

    申请日:2016-12-26

    Abstract: 本发明提供一种令牌总线时隙预定义方法,其系统预先定义令牌总线时隙优先级,每个单元通过接收的报文,判定当前占用总线的单元、时隙及占用时隙的先后顺序,并计算出自己占用的总线时隙,依次占用总线发送报文。采用本发明提出的总线时隙预定义的存储工作模式,总线上所有单元能够通过接收报文的个数及时间,判断当前占用总线的单元及时隙,按照预定义总线时隙优先级顺序发送报文。本发明提出的令牌总线时隙预定义通信方法即可实现可靠通信,又可加快通信响应并缩短交互时间。

    一种安全级DCS高速冗余总线通信方法

    公开(公告)号:CN106850369A

    公开(公告)日:2017-06-13

    申请号:CN201611217053.4

    申请日:2016-12-26

    CPC classification number: H04L12/40176

    Abstract: 本发明属于核电厂DCS平台通信技术领域,具体涉及一种安全级DCS高速冗余总线通信方法。包括以下步骤:(1)采用两路不同的物理介质进行传输;(2)采用两路不同的链路层进行传输;(3)采用两路不同的接收处理模块;(4)发送模块接收到发送使能,在步骤(1)确定的两条不同的冗余总线上按照步骤(2)确定的两种帧结构开始发送;(5)步骤(3)确定的两种接收处理模块对接收数据解码,完成后置标志位;(6)设定步骤(3)确定的两种接收处理模块之一为主处理模块;(7)主处理模块发现一路总线置标志位后,在系统设定的时间内,等待另一路数据标志位置位,若置位,则对数据进行比较;否则,则报警冗余总线一路故障。

    一种令牌总线时隙预定义方法

    公开(公告)号:CN106656711A

    公开(公告)日:2017-05-10

    申请号:CN201611218763.9

    申请日:2016-12-26

    CPC classification number: H04L12/40156 H04L12/40006

    Abstract: 本发明提供一种令牌总线时隙预定义方法,其系统预先定义令牌总线时隙优先级,每个单元通过接收的报文,判定当前占用总线的单元、时隙及占用时隙的先后顺序,并计算出自己占用的总线时隙,依次占用总线发送报文。采用本发明提出的总线时隙预定义的存储工作模式,总线上所有单元能够通过接收报文的个数及时间,判断当前占用总线的单元及时隙,按照预定义总线时隙优先级顺序发送报文。本发明提出的令牌总线时隙预定义通信方法即可实现可靠通信,又可加快通信响应并缩短交互时间。

    一种四相位高速码元检测方法

    公开(公告)号:CN106788955B

    公开(公告)日:2020-06-19

    申请号:CN201611216777.7

    申请日:2016-12-26

    Abstract: 本发明属于数字通信技术领域,具体涉及适用于核电DCS通信设计的一种四相位高速码元检测方法。包括以下步骤:第一步:用四个时钟采集跳变沿;分别用clk1、clk2、clk3、clk4四个时钟采集跳变沿;第二步:选择最佳时钟,采集码元并输出给解码模块;当编码信号发生跳变时,与码元速率相同的0,90,180,270四个相位的时钟clk1、clk2、clk3、clk4,每个时钟检测到跳变沿的情况不同,根据不同的情况,选择最佳的采样时钟,保证采样速率与编码信号的准确匹配:第三步:若采集到码元跳变,再次选择最佳时钟,选择方法与第二步相同,继续采集码元。本发明与现有技术相比的优点在于:实现简单不需要额外的硬件资源,简单的逻辑就可以实现。

    一种基于总线架构的算法库实现方法

    公开(公告)号:CN108107852A

    公开(公告)日:2018-06-01

    申请号:CN201711189133.8

    申请日:2017-11-24

    Abstract: 本发明属于工业控制技术领域,具体涉及一种基于总线架构的算法库实现方法。算法模块库中所有算法块均处于同一总线上,以供算法调度单元调度,完成运算数据的存取,指定算法块的计算;具体包括以下步骤:算法模块库接受算法调度单元的调度,被调度算法块获得总线控制权,启动该算法块运行,从总线中得到输入数据,并将类型转换为需要的格式;每个算法块通过共享运算单元实现逻辑资源复用,同时通过多运算单元实现计算并行化;经过调用共享运算单元和多运算单元之后,得到计算结果,将计算结果转换为输出数据类型的格式,输出至总线,并释放总线控制权。采用总线形式实现不同的算法块之间的调度,运算速度快、运行可靠性高。

    一种基于FPGA的算法库仿真验证平台实现方法

    公开(公告)号:CN106777729A

    公开(公告)日:2017-05-31

    申请号:CN201611217349.6

    申请日:2016-12-26

    CPC classification number: G06F17/5054

    Abstract: 本发明提供一种基于FPGA的算法库仿真验证平台实现方法。其步骤如下:第一步:按照核电站安全级控制系统应用的要求,所有的算法块都基本FPGA实现,将算法库中的所有算法块设置为统一的接口;第二步:产生各个算法块的仿真激励向量;第三步:如果需要添加算法块,只需要在该验证平台上增加算法块内容和对应的仿真向量,然后修改配置文件;第四步:将仿真工具输出的仿真结果与仿真器生成结果进行比对分析。本发明将每一个算法块统一为相同的接口,一旦需要增加算法块或者增加仿真向量,只需要修改配置文件,就可以自动调用该算法块,从而达到自动仿真的目的。

    一种基于FPGA技术的核安全级智能仿真验证平台的实现方法

    公开(公告)号:CN106773785A

    公开(公告)日:2017-05-31

    申请号:CN201611217358.5

    申请日:2016-12-26

    Abstract: 本发明提供一种基于FPGA技术的核安全级仪控系统的智能仿真验证平台的实现方法,其步骤如下:第一步:基于FPGA技术,按照核电站安全级仪控系统的硬件设备搭建仿真验证平台,给所有硬件板卡分配唯一的站号和槽位号;第二步:根据板卡被分配的站号和槽位号,配置各板卡参数、输入向量,仿真验证平台能够模拟实际核电站安全级仪控系统中一个板卡或多板卡的情况;第三步:搭建每个槽位对应板卡的波形窗口,输入输出信号波形分组化,进而形成一个闭环的仿真验证平台;第四步:启动仿真验证平台进行验证。本发明能够真实模拟实际核电站的核仪控系统,既能满足稳定性、可靠性和安全性,又能实现智能仿真验证。

Patent Agency Ranking