公开(公告)号：CN116961394A

公开(公告)日：2023-10-27

申请号：CN202310714201.7

申请日：2023-06-15

Applicant: 中国计量大学

Inventor： 全大英 ,  潘磊 ,  孙志涛 ,  吴瀚

IPC: H02M1/32 ,  H02M1/36

Abstract: 本发明公开了一种频繁上下电时保护FPGA的快速放电电路，包括三极管Q1、MOS管Q2、Q3、二极管D1～D4、电容C1、C2、电阻R1～R7。二极管D1和D2阳极并联与输入电压和R1之间的公共连接点连接，D1阴极与C1、C2和R2一端连接，C1、C2和R2另一端接地。Q1的发射极与D1阴极连接，基极与D2的阴极和R3之间的公共连接点连接，集电极与R4和R6串联。Q2的G极由电源模块使能开关控制，D极与R7串联，R7接输入电压，D4阳极与Q2的D极和R7之间的公共连接点连接，D3与D4的阴极互联与Q3的G极连接，Q3的D极串联R5。R5的另一端连接3.3V电源网络并将其负载电荷量快速放完，满足在频繁上下电时对FPGA供电模块的快速放电。

公开(公告)号：CN119576850A

公开(公告)日：2025-03-07

申请号：CN202411499844.5

申请日：2024-10-25

Applicant: 中国计量大学

Inventor： 全大英 ,  吴瀚 ,  周芳

IPC: G06F15/78 ,  G06F1/20 ,  G06F1/26 ,  G06F13/24 ,  G06F13/38 ,  G06F13/42 ,  H04B10/40

Abstract: 本发明提出的一种带有硬同步功能的FPGA加速卡，包含FPGA芯片，用于处理来自通用处理器系统下发的计算任务，FPGA芯片拥有存储模块和电源模块，对外接口包括PCIE接口、QSFP光接口、SMA接口和RS422接口。PCIE接口和QSFP光接口分别与FPGA模块的高速端口高速互联。存储模块、SMA接口以及RS422接口皆连接到FPGA的通用I/O管脚。本发明能接收来自外部设备的同步信号，再通过PCIE接口向通用处理器系统端发送PCIE消息中断，用于通用处理器系统和加速卡外部设备间的同步时基建立。用PCIE的消息中断作为强实时同步方式，能够实现对外部设备的精确控制。同时本发明的PCIE模块和QSFP光接口能够实现高速数据传输，结合FPGA的高密度并行计算，构成了一个支持强实时处理的加速卡。