公开(公告)号：CN119849421A

公开(公告)日：2025-04-18

申请号：CN202411878065.6

申请日：2024-12-19

Applicant: 中国科学院计算技术研究所

Inventor： 韩银和 ,  路徐鹏凯 ,  王郁杰 ,  林啸堃 ,  闵丰 ,  王颖

IPC: G06F30/394

Abstract: 本发明提供一种用于芯粒系统的基板掩模版复用的全局布线方法，包括：获取基板的各层的布线参数和网表信息，网表信息包括多个线网各自的关联端口；将各层划分为多个网格节点，得到各层网格图；将各层的各个线网的关联端口映射到对应层的网格图中，根据关联端口的映射结果和连接关系，构建各层的各个线网的最小树，包括关联端口所属的网格节点和连接边；基于所述最小树，在各层网格图上构建各层的各个线网的布线有向无环图，包括根据线网的最小树构建的备选路径；根据布线参数以及基于多个指标构建的动态规划算法，从各层的各个线网的布线有向无环图中搜索布线路径，得到全局布线结果，所述指标包括掩模版复用区域的距离、布线长度和过孔数。

公开(公告)号：CN118133760A

公开(公告)日：2024-06-04

申请号：CN202410232643.2

申请日：2024-02-29

Applicant: 中国科学院计算技术研究所

Inventor： 路徐鹏凯 ,  梁锡豪 ,  王郁杰 ,  王颖 ,  韩银和

IPC: G06F30/392

Abstract: 本发明提出一种芯粒互联接口自动化设计方法和装置，包括：获取芯粒系统的设计目标；根据该设计目标，调整芯粒互联接口的网表模板，生成符合该设计目标的设计网表；根据该设计网表中各功能模块的属性，区分该设计网表中数字电路部分与模拟电路部分；通过数字集成电路布局布线工具，生成该数字电路部分的数字电路版图；使用模拟集成电路布局布线自动工具，生成该模拟电路部分的模拟电路版图；通过设定芯粒互联接口，合并该数字电路版图与该模拟电路版图，得到该设计目标下的最终电路版图。本发明能够自动合并这些版图，生成一个完整、高效、准确的芯粒互联接口。

公开(公告)号：CN119849422A

公开(公告)日：2025-04-18

申请号：CN202411879483.7

申请日：2024-12-19

Applicant: 中国科学院计算技术研究所

Inventor： 韩银和 ,  路徐鹏凯 ,  王郁杰 ,  朱纪翔 ,  闵丰 ,  王颖

IPC: G06F30/394

Abstract: 本发明提供了一种用于设计芯粒系统的基板布局的方法，包括：获取待布局的各个芯粒的尺寸、基板可布局区域的尺寸、每个芯粒上的各个引脚和基板上的各个端口构成的接口集合、接口集合中各个接口的连接关系以及各个引脚在芯粒上的位置，用于初始化基板布局并以最小化布线的总线长为优化目标进行布局调整，得到第一布局结果；以最小化布局密度和接口间布线的总线长的加权和为优化目标，对第一布局结果进行全局布局优化，得到第二布局结果；对第二布局结果进行调整，使布局符合芯粒间的布局合理性约束，得到第三布局结果，其中，第一至第三布局结果中的每个布局结果包括设于基板的可布局区域内的各个芯粒的布设位置以及各个端口的布设位置。