公开(公告)号：CN109117386B

公开(公告)日：2021-03-09

申请号：CN201810761324.5

申请日：2018-07-12

Applicant: 中国科学院计算技术研究所

Inventor： 许晶 ,  杨帆 ,  王展 ,  安仲奇 ,  谭光明 ,  孙凝晖

IPC: G06F12/06 ,  G06F12/0811 ,  G06F12/0831 ,  G06F13/12 ,  G06F13/16

Abstract: 本发明提供一种网络远程读写二级存储的系统和方法。该系统包括控制模块、内存模块、缓存模块、二级存储设备、系统总线模块和网络接口设备，其中网络接口设备被配置为将接收到的针对二级存储设备的读写请求命令发送至内存模块；缓存模块被配置为存储与写请求相关的接收数据和与读请求相关的待发送数据；二级存储设备被配置为执行内存模块中的二级存储设备命令，经由系统总线模块实现与所述缓存模块的数据交互，以将写请求相关的数据从缓存模块经由系统总线模块转发至二级存储设备或将读请求相关的数据从二级存储设备转发至所述缓存模块。本发明的系统和方法能够提高远程数据读写的效率并降低处理器的负担。

公开(公告)号：CN111212141A

公开(公告)日：2020-05-29

申请号：CN202010002640.1

申请日：2020-01-02

Applicant: 中国科学院计算技术研究所

Inventor： 李泽君 ,  许晶 ,  杨帆 ,  王展 ,  元国军

IPC: H04L29/08

Abstract: 本发明提供了一种共享存储系统，包括通过网络为主机提供数据存储和访问操作的多个存储节点，其中，所述每个存储节点包括：网络接口，用于将存储节点接入网络；缓存模块，用于缓存主机针对所述存储节点写入或读取的数据；存储模块，用于存储数据；控制模块，与所述网络接口、缓存模块和存储模块连接，用于接收、缓存并解析来自主机的数据访问命令，以及根据访问命令类型对存储模块进行读写访问并将访问的结果返回给相应的主机。通过本发明，实现了网络和存储融合共享，每个存储节点的高速网络接口可以并发的为客户端主机提供数据存储和访问操作。网络和存储装置的数据交互通过专用的控制模块实现，从而更好地降低数据在传输路径上的延迟。

公开(公告)号：CN109117386A

公开(公告)日：2019-01-01

申请号：CN201810761324.5

申请日：2018-07-12

Applicant: 中国科学院计算技术研究所

Inventor： 许晶 ,  杨帆 ,  王展 ,  安仲奇 ,  谭光明 ,  孙凝晖

IPC: G06F12/06 ,  G06F12/0811 ,  G06F12/0831 ,  G06F13/12 ,  G06F13/16

Abstract: 本发明提供一种网络远程读写二级存储的系统和方法。该系统包括控制模块、内存模块、缓存模块、二级存储设备、系统总线模块和网络接口设备，其中网络接口设备被配置为将接收到的针对二级存储设备的读写请求命令发送至内存模块；缓存模块被配置为存储与写请求相关的接收数据和与读请求相关的待发送数据；二级存储设备被配置为执行内存模块中的二级存储设备命令，经由系统总线模块实现与所述缓存模块的数据交互，以将写请求相关的数据从缓存模块经由系统总线模块转发至二级存储设备或将读请求相关的数据从二级存储设备转发至所述缓存模块。本发明的系统和方法能够提高远程数据读写的效率并降低处理器的负担。

公开(公告)号：CN114328333A

公开(公告)日：2022-04-12

申请号：CN202111505362.2

申请日：2021-12-10

Applicant: 中国科学院计算技术研究所

Inventor： 陈广雷 ,  王展 ,  元国军 ,  许晶 ,  李泽君 ,  姜涛 ,  谭光明 ,  邵恩

IPC: G06F13/40 ,  G06F13/37

Abstract: 本发明提供一种基于环形总线的硅芯片，其包括接口模块，对应于主节点，以及至少二个功能模块，分别对应从节点；其中，所述接口模块与各所述功能模块通过一环形总线串行连接，所述接口模块通过所述环形总线传输一数据包对各所述功能模块进行配置。

公开(公告)号：CN114328333B

公开(公告)日：2024-03-12

申请号：CN202111505362.2

申请日：2021-12-10

Applicant: 中国科学院计算技术研究所

Inventor： 陈广雷 ,  王展 ,  元国军 ,  许晶 ,  李泽君 ,  姜涛 ,  谭光明 ,  邵恩

IPC: G06F13/40 ,  G06F13/37

Abstract: 本发明提供一种基于环形总线的硅芯片，其包括接口模块，对应于主节点，以及至少二个功能模块，分别对应从节点；其中，所述接口模块与各所述功能模块通过一环形总线串行连接，所述接口模块通过所述环形总线传输一数据包对各所述功能模块进行配置。

公开(公告)号：CN114265804B

公开(公告)日：2024-06-11

申请号：CN202111587159.4

申请日：2021-12-23

Applicant: 中国科学院计算技术研究所

Inventor： 许晶 ,  王展 ,  元国军 ,  李剑雄 ,  谭光明 ,  孙凝晖

IPC: G06F13/40 ,  G06F13/42 ,  G06F15/173

Abstract: 本发明提供了一种多根CPU下的PCIe交换芯片上、下游游端口路由表构建方法，用于构建上、下游端口路由表，所述PCIe芯片被划分为多个虚拟交换机，每一个虚拟交换机配置有唯一的虚拟机交换标识，每个虚拟交换机均包括一个上游端口和多个下游端口，其中，上游端口路由表构建方法包括：在每个虚拟交换机的上游端口重复执行如下步骤直至完成上游端口到当前虚拟交换机下的所有下游端口的路由表项构建：S1、上游端口捕获与其相连的操作系统下发的包含当前上游端口所属虚拟交换机标识的且与下游端口路由相关的配置包；S2、解析所述配置包中与路由相关的信息并根据解析到的路由相关信息构建当前虚拟交换机下的上游端口路由表项。

公开(公告)号：CN114265804A

公开(公告)日：2022-04-01

申请号：CN202111587159.4

申请日：2021-12-23

Applicant: 中国科学院计算技术研究所

Inventor： 许晶 ,  王展 ,  元国军 ,  李剑雄 ,  谭光明 ,  孙凝晖

IPC: G06F13/40 ,  G06F13/42 ,  G06F15/173

Abstract: 本发明提供了一种多根CPU下的PCIe交换芯片上、下游游端口路由表构建方法，用于构建上、下游端口路由表，所述PCIe芯片被划分为多个虚拟交换机，每一个虚拟交换机配置有唯一的虚拟机交换标识，每个虚拟交换机均包括一个上游端口和多个下游端口，其中，上游端口路由表构建方法包括：在每个虚拟交换机的上游端口重复执行如下步骤直至完成上游端口到当前虚拟交换机下的所有下游端口的路由表项构建：S1、上游端口捕获与其相连的操作系统下发的包含当前上游端口所属虚拟交换机标识的且与下游端口路由相关的配置包；S2、解析所述配置包中与路由相关的信息并根据解析到的路由相关信息构建当前虚拟交换机下的上游端口路由表项。

公开(公告)号：CN114265805A

公开(公告)日：2022-04-01

申请号：CN202111587285.X

申请日：2021-12-23

Applicant: 中国科学院计算技术研究所

Inventor： 许晶 ,  王展 ,  元国军 ,  李剑雄 ,  谭光明 ,  孙凝晖

IPC: G06F13/40 ,  G06F13/42

Abstract: 本发明提供了一种PCIe交换芯片上、下游游端口路由表构建方法，用于构建上、下游端口路由表，所述方法包括：在上游端口重复执行如下步骤直至完成上游端口到所有下游端口的路由表项构建：S1、上游端口捕获与其相连的操作系统下发的与下游端口路由相关的配置包；S2、解析所述配置包中与路由相关的信息并根据解析到的路由相关信息构建上游端口路由表项；在下游端口重复执行如下步骤直至完成下游端口到其他下游端口的路由表项构建：P1、下游端口接收上游端口捕获的与其相连的操作系统下发的与下游端口路由相关的配置包；P2、解析所述配置包中与路由相关的信息并根据解析到的路由相关信息构建下游端口路由表项。