-
公开(公告)号：CN101510234B
公开(公告)日：2010-12-08
申请号：CN200910080077.3
申请日：2009-03-18
Applicant: 中国科学院计算技术研究所
IPC: G06F17/50
Abstract: 本发明涉及一种用于指令级随机验证的指令组合过滤方法及系统。该方法包括：步骤1，在指令模板中添加待过滤的指令组合相关的约束，该约束包括指令组合的类型定义；步骤2，设置指令过滤器为先进先出的队列模式；步骤3，如果进入指令过滤器的指令队列中的指令组合与所述约束匹配，则删除最先进入指令过滤器的指令队列的指令，否则输出最先进入指令过滤器的指令队列的指令。可以有效解决大规模集成电路指令级随机验证中灵活的指令组合过滤问题，满足复杂集成电路验证中简化设计错误的调试过程和避免测试向量重复覆盖待验证设计功能点等需要，进而更好地支持复杂集成电路的验证。
-
公开(公告)号：CN100476837C
公开(公告)日：2009-04-08
申请号：CN200610011814.0
申请日：2006-04-28
Applicant: 中国科学院计算技术研究所
Abstract: 本发明公开了一种通用微处理器设计的仿真验证中FPGA物理原型验证装置。该装置包括：一主控制电路，该主控制电路具有一处理器接口用于连接被验证微处理器；一电源及时钟产生电路，与被验证微处理器连接；一工作内存和一参考内存分别通过主控制电路上的存储器接口与所述主控制电路连接；所述主控制电路还具有一个与外部工作站连接的通讯接口。本发明的验证装置可以不用启动操作系统软件就可以完成对系统的初始化工作，同时可以将随机指令序列装载到相应的内存中，而且可以对运行的结果进行正确性检测，能够完成随机指令测试，并且测试速度快。
-
公开(公告)号：CN101063979A
公开(公告)日：2007-10-31
申请号：CN200610011814.0
申请日：2006-04-28
Applicant: 中国科学院计算技术研究所
Abstract: 本发明公开了一种通用微处理器设计的仿真验证中FPGA物理原型验证装置。该装置包括：一主控制电路，该主控制电路具有一处理器接口用于连接被验证微处理器；一电源及时钟产生电路，与被验证微处理器连接；一工作内存和一参考内存分别通过主控制电路上的存储器接口与所述主控制电路连接；所述主控制电路还具有一个与外部工作站连接的通讯接口。本发明的验证装置可以不用启动操作系统软件就可以完成对系统的初始化工作，同时可以将随机指令序列装载到相应的内存中，而且可以对运行的结果进行正确性检测，能够完成随机指令测试，并且测试速度快。
-
公开(公告)号：CN101510234A
公开(公告)日：2009-08-19
申请号：CN200910080077.3
申请日：2009-03-18
Applicant: 中国科学院计算技术研究所
IPC: G06F17/50
Abstract: 本发明涉及一种用于指令级随机验证的指令组合过滤方法及系统。该方法包括：步骤1，在指令模板中添加待过滤的指令组合相关的约束，该约束包括指令组合的类型定义；步骤2，设置指令过滤器为先进先出的队列模式；步骤3，如果进入指令过滤器的指令队列中的指令组合与所述约束匹配，则删除最先进入指令过滤器的指令队列的指令，否则输出最先进入指令过滤器的指令队列的指令。可以有效解决大规模集成电路指令级随机验证中灵活的指令组合过滤问题，满足复杂集成电路验证中简化设计错误的调试过程和避免测试向量重复覆盖待验证设计功能点等需要，进而更好地支持复杂集成电路的验证。
-
-
-
Search Results
4
records
(took 0.035 seconds)
