基于分层最小和算法的LDPC译码方法

    公开(公告)号:CN108988872A

    公开(公告)日:2018-12-11

    申请号:CN201810966338.0

    申请日:2018-08-23

    Abstract: 本发明提供了一种基于分层最小和算法的LDPC译码方法。该方法将LDPC的校验矩阵按行分为多个校验节点,按列分为多个变量节点,并且当LDPC的校验矩阵的元素为1时,认为该元素位于的行所对应的校验节点和该元素位于的列所对应的变量节点具有连接,其特征在于,当迭代次数没有达到预定的最大迭代次数或LDPC校验和不为全零向量时,重复执行以下步骤:变量节点根据接收到的前后两次外信息值的加权平均更新传送给相连的校验节点的信息;校验节点根据接收到的前后两次外信息值的加权平均值更新传递给相连的变量节点的信息;利用变量节点的后验概率进行译码判决。本发明的译码方法能够提高译码性能并易于硬件实现。

    用于主同步信号检测的方法及装置

    公开(公告)号:CN104618289B

    公开(公告)日:2018-04-03

    申请号:CN201410836598.8

    申请日:2014-12-29

    Abstract: 本发明提供一种主同步信号检测方法,该方法对接收的数据下采样和补位处理,并将补位后的数据分段变换到频域,与三个本地主同步序列在频域上进行相关;基于频域上最大相关值对应的本地主同步序列作为所检测到的主同步信号。该方法将复杂的卷积运算转化为点乘运算,大幅降低了运算量和计算复杂度,而且可以复用现有设备的傅里叶变换模块,降低了硬件设计的复杂度,更有利于硬件实现。

    一种ZC序列的产生方法和装置

    公开(公告)号:CN104506271B

    公开(公告)日:2017-07-04

    申请号:CN201410715057.X

    申请日:2014-12-01

    Abstract: 本发明提供一种ZC序列的产生方法,包括:1)根据需要产生的ZC序列的根指数确定当前根指数;2)将所述当前根指数分解为种子序列集合中的种子序列根指数的加权和形式的表达式,该表达式中的加权系数均为非负整数;所述种子序列集合是预先存储的具有不同根指数的ZC序列的集合,所述种子序列集合中所存储的各个ZC序列均为种子序列;3)根据步骤2)中得到的加权系数对相应的种子序列进行累乘,获得当前根指数所对应的ZC序列,进而得出需要产生的ZC序列。本发明还提供了相应的ZC序列的产生装置。本发明能够快速、准确的产任意根指数的ZC序列;能够降低ZC序列产生过程所需的存储空间;并且本发明特别适合利用DSP快速产生ZC序列。

    用于主同步信号检测的方法及装置

    公开(公告)号:CN104618289A

    公开(公告)日:2015-05-13

    申请号:CN201410836598.8

    申请日:2014-12-29

    CPC classification number: H04L27/2655

    Abstract: 本发明提供一种主同步信号检测方法,该方法对接收的数据下采样和补位处理,并将补位后的数据分段变换到频域,与三个本地主同步序列在频域上进行相关;基于频域上最大相关值对应的本地主同步序列作为所检测到的主同步信号。该方法将复杂的卷积运算转化为点乘运算,大幅降低了运算量和计算复杂度,而且可以复用现有设备的傅里叶变换模块,降低了硬件设计的复杂度,更有利于硬件实现。

    一种ZC序列的产生方法和装置

    公开(公告)号:CN104506271A

    公开(公告)日:2015-04-08

    申请号:CN201410715057.X

    申请日:2014-12-01

    Abstract: 本发明提供一种ZC序列的产生方法,包括:1)根据需要产生的ZC序列的根指数确定当前根指数;2)将所述当前根指数分解为种子序列集合中的种子序列根指数的加权和形式的表达式,该表达式中的加权系数均为非负整数;所述种子序列集合是预先存储的具有不同根指数的ZC序列的集合,所述种子序列集合中所存储的各个ZC序列均为种子序列;3)根据步骤2)中得到的加权系数对相应的种子序列进行累乘,获得当前根指数所对应的ZC序列,进而得出需要产生的ZC序列。本发明还提供了相应的ZC序列的产生装置。本发明能够快速、准确的产任意根指数的ZC序列;能够降低ZC序列产生过程所需的存储空间;并且本发明特别适合利用DSP快速产生ZC序列。

    基于分层最小和算法的LDPC译码方法

    公开(公告)号:CN108988872B

    公开(公告)日:2020-11-10

    申请号:CN201810966338.0

    申请日:2018-08-23

    Abstract: 本发明提供了一种基于分层最小和算法的LDPC译码方法。该方法将LDPC的校验矩阵按行分为多个校验节点,按列分为多个变量节点,并且当LDPC的校验矩阵的元素为1时,认为该元素位于的行所对应的校验节点和该元素位于的列所对应的变量节点具有连接,其特征在于,当迭代次数没有达到预定的最大迭代次数或LDPC校验和不为全零向量时,重复执行以下步骤:变量节点根据接收到的前后两次外信息值的加权平均更新传送给相连的校验节点的信息;校验节点根据接收到的前后两次外信息值的加权平均值更新传递给相连的变量节点的信息;利用变量节点的后验概率进行译码判决。本发明的译码方法能够提高译码性能并易于硬件实现。

    一种M序列并行产生方法和装置

    公开(公告)号:CN105227259A

    公开(公告)日:2016-01-06

    申请号:CN201510382659.2

    申请日:2015-07-02

    Abstract: 本发明提供了一种M序列并行产生方法,包括:1)获取M序列的递推公式,确定并行度w,输入初始的M序列位;2)同步读取w组已知M序列位作为输入数据,根据递推公式同步进行w路递推计算,得到原先未知的w个M序列位;其中,一组已知M序列位对应于一路递推计算的递推公式右侧的各个幂次项;3)记录步骤2)所计算出的w个M序列位并将这w个M序列位同步输出,然后重新执行步骤2)以计算出下一组的w个M序列位。本发明还提供了相应的M序列并行产生装置。本发明具有并行度高,反馈简单,初始化简单,既适合硬件实现也适合软件实现的优点。

    用于宽带无线通信的数字基带处理器

    公开(公告)号:CN102035778B

    公开(公告)日:2013-01-30

    申请号:CN200910093700.9

    申请日:2009-09-27

    Abstract: 本发明提供一种数字基带处理器,包括上行发射机、下行接收机、一个集中存储器和访问集中器;其中,上行发射机包括用于信道编码、QAM调制以及IDFT变换的上行处理第一部分,用于做插入CP、成形滤波、定时发送操作的上行处理第二部分;下行接收机包括用于帧同步前处理的下行处理第一部分,用于对数据做去CP、OFDM解调、同步、MIMO译码、QAM软解调、解速率匹配操作的下行处理第二部分,以及用于做信道译码和校验操作的下行处理第三部分;访问集中器包括与下行处理第一部分以及下行处理第二部分连接的第一访问端口,与下行处理第三部分连接的第三访问端口,与上行处理第一部分以及上行处理第二部分连接的第二访问端口。

    一种M序列并行产生方法和装置

    公开(公告)号:CN105227259B

    公开(公告)日:2018-09-07

    申请号:CN201510382659.2

    申请日:2015-07-02

    Abstract: 本发明提供了一种M序列并行产生方法,包括:1)获取M序列的递推公式,确定并行度w,输入初始的M序列位;2)同步读取w组已知M序列位作为输入数据,根据递推公式同步进行w路递推计算,得到原先未知的w个M序列位;其中,一组已知M序列位对应于一路递推计算的递推公式右侧的各个幂次项;3)记录步骤2)所计算出的w个M序列位并将这w个M序列位同步输出,然后重新执行步骤2)以计算出下一组的w个M序列位。本发明还提供了相应的M序列并行产生装置。本发明具有并行度高,反馈简单,初始化简单,既适合硬件实现也适合软件实现的优点。

Patent Agency Ranking