一种浮点数乘法的舍入方法及装置

    公开(公告)号:CN104636114A

    公开(公告)日:2015-05-20

    申请号:CN201510075611.7

    申请日:2015-02-12

    Abstract: 本发明公开了一种浮点数乘法的舍入方法及装置,所述方法在进行部分积压缩时,引入预定数据作为部分积参与部分积压缩;所述预定数据根据浮点乘法结果的舍入方式不同而不同,具体如下取值:舍入是向零舍入时,特殊数为0;舍入是就近取偶舍入时,特殊数为2N-2;舍入是向正无穷舍入时,如果结果的符号位是正,取值为2N-1-1,否则是0;舍入是向负无穷舍入时,如果结果的符号位是负,取值为2N-1-1,否则是0;其中,N表示浮点数尾数的长度。本发明在部分积压缩阶段提前引入一个特殊数据,达到简化后续尾数舍入所需工作的效果,提高浮点乘法处理性能。

    一种待测试硬件运算部件的测试方法及参考模型装置

    公开(公告)号:CN104615808A

    公开(公告)日:2015-05-13

    申请号:CN201510025518.5

    申请日:2015-01-19

    Abstract: 本发明公开了一种待测试硬件运算部件的测试方法及参考模型装置。所述参考模型装置包括:指令译码模块,其用于对输入指令进行译码;特殊数据处理模块,其根据译码结果对特殊数据运算进行处理;正常数据处理模块,其根据译码结果,通过调用计算模块对正常数据运算进行处理;计算模块,其通过调用硬件平台资源执行相应地运算,并将运算结果返回给正常数据处理模块;流水控制模块,其用于实现流水级控制;输出模块,用于输出特殊数据处理模块、正常数据处理模块获得的结果。本发明深入研究运算部件的特点,巧妙地将System Verilog和C语言相结合,充分利用这两种语言的优点,快速高效的建立所需的参考模型。

    一种浮点倒数和/或平方根倒数运算方法及其装置

    公开(公告)号:CN104598197B

    公开(公告)日:2017-05-31

    申请号:CN201510037527.6

    申请日:2015-01-26

    Abstract: 本发明公开了一种浮点倒数和/或平方根倒数运算方法及装置。所述方法包括:根据输入的浮点数获取查找地址;根据所述查找地址从浮点数的倒数或平方根倒数尾数查找表中进行查找,得到所述浮点数的倒数或平方根倒数的尾数;计算得到所述浮点数的倒数或平方根倒数的指数;计算得到所述浮点数的倒数或平方根倒数的符号位;根据所述浮点数的倒数或平方根倒数的指数、尾数和符号位得到所述浮点数的倒数或平方根倒数的运算结果。本发明通过硬件查表获得尾数计算结果,该硬件查找表可配置可复用,根据不同精度要求获得不同位宽输出结果,通过计算获得指数部分结果,最终得到一个硬件计算结果供软件迭代使用。

    一种浮点倒数和/或平方根倒数运算方法及其装置

    公开(公告)号:CN104598197A

    公开(公告)日:2015-05-06

    申请号:CN201510037527.6

    申请日:2015-01-26

    Abstract: 本发明公开了一种浮点倒数和/或平方根倒数运算方法及装置。所述方法包括:根据输入的浮点数获取查找地址;根据所述查找地址从浮点数的倒数或平方根倒数尾数查找表中进行查找,得到所述浮点数的倒数或平方根倒数的尾数;计算得到所述浮点数的倒数或平方根倒数的指数;计算得到所述浮点数的倒数或平方根倒数的符号位;根据所述浮点数的倒数或平方根倒数的指数、尾数和符号位得到所述浮点数的倒数或平方根倒数的运算结果。本发明通过硬件查表获得尾数计算结果,该硬件查找表可配置可复用,根据不同精度要求获得不同位宽输出结果,通过计算获得指数部分结果,最终得到一个硬件计算结果供软件迭代使用。

Patent Agency Ranking