-
公开(公告)号：CN103744682B
公开(公告)日：2017-02-08
申请号：CN201410035089.5
申请日：2014-01-24
Applicant: 中国科学院自动化研究所
IPC: G06F9/44
Abstract: 本发明公开了一种分开编译异构混编程序的方法及系统，方法包括：对源程序中受控处理器执行的函数配置标记；查找源程序中配置的标记，生成修改链表，其中修改链表中存储配置有标记的函数、函数类型及其位置；遍历修改链表，根据修改链表中存储的函数类型，对源程序中配置有标记的函数进行相应的编译。本发明通过简单的标记简化了复杂的受控处理器执行的控制流程，有效地减小了异构移植的代价，使混编程序看起来像编写同构处理器的程序一样。
-
公开(公告)号：CN102567583A
公开(公告)日：2012-07-11
申请号：CN201110455740.0
申请日：2011-12-30
Applicant: 中国科学院自动化研究所
Abstract: 本发明公开了一种视频算法和硬件实现联合开发的方法，该方法将视频算法开发和硬件实现分成两条主线同步进行，在视频算法开发过程中，对视频算法的客观和主观视觉性能进行评估，同时对视频算法进行硬件架构设计，检查视频算法是否满足硬件约束，一旦发现硬件架构超出了硬件资源的可实现性范围，则同时进行视频算法层面和硬件架构层面的联合优化。本发明还给出了相应的优化策略，提出了与开发流程配合的开发平台，在开发流程的每一个环节，均有开发平台中的资源给与高效准确的支持，确保视频处理芯片开发能正确快速地完成。本发明可以用于视频处理芯片从算法开发到芯片前端设计的快速开发。
-
公开(公告)号：CN102497544B
公开(公告)日：2014-06-25
申请号：CN201110419891.0
申请日：2011-12-15
Applicant: 中国科学院自动化研究所
IPC: H04N7/24
Abstract: 本发明公开了一种对视频数据的存取进行控制的装置，该装置包括写通道和读通道，写通道包括：缓存控制模块，先入先出存储器1和总线写控制模块；读通道包括：总线读控制模块和先入先出存储器2。其中，缓存控制模块将视频数据暂存在先入先出存储器1中，然后由总线写控制模块通过三个并行写模块将视频数据通过系统总线存入外部存储体中；总线读控制模块通过三个并行读模块将外部存储体中的视频数据读出，暂存到先入先出存储器2中。本发明通过采用跨时钟域、两端数据宽度不同的先入先出存储器来进行数据缓冲，并利用三个并行写控制和三个并行读控制来实时存取视频数据，从而能够有效地利用总线带宽，避免总线的竞争。
-
公开(公告)号：CN103105930A
公开(公告)日：2013-05-15
申请号：CN201310016705.8
申请日：2013-01-16
Applicant: 中国科学院自动化研究所
IPC: G06F3/01
Abstract: 本发明公开了一种基于视频图像的交互式智能输入方法，该方法使设备可以实现用户非接触式操作，通过采集用户双手的运动路径，速度及加速度等信息，实现实体键盘的输入功能，并将采集到的信息以字符流的格式输出，供上层软件调用实现定制化应用。该方法还可以根据用户双手运动范围的变化，实现虚拟键盘操作范围的动态调整。用户双手在图像采集设备工作区域内时，显示设备上会显示虚拟键盘及虚拟用户手指的相对位置，用户可以通过手指的敲击动作，实现显示设备上虚拟键盘的相应按键操作。考虑到兼容各种用户敲击键盘动作的习惯，设备提供虚拟键盘输入的监督功能，根据用户撤销及确认动作的频率来纠正各种非键盘输入动作带来的准确性偏差。此方法特征在于用户输入不需任何辅助定位区域及辅助定位物体，在图像采集设备工作区域内任意空间均可实现。因此本发明具有成本低、适用性广、智能交互的特点。本发明还提供了一种基于该方法的实现装置。
-
公开(公告)号：CN102567165B
公开(公告)日：2014-04-23
申请号：CN201110448460.7
申请日：2011-12-29
Applicant: 中国科学院自动化研究所
IPC: G06F11/26
Abstract: 本发明公开了一种对视频算法的寄存器传输级硬件实现进行验证的系统及方法，该系统包括：测试视频序列库，用于存储对视频算法的RTL硬件设计进行验证所需要的测试序列；测试向量生成器，用于从测试视频序列库中根据算法功能覆盖率选取测试序列，并生成测试向量，再将该测试向量输出给黄金C语言模型和待验证的RTL硬件模型；黄金C语言模型和待验证的RTL硬件模型，用于在接收到测试向量后分别产生输出，并将各自的输出均输出给文件比较器；文件比较器，用于比较黄金C语言模型的输出与待验证的RTL硬件模型的输出是否一致，如果一致，则验证通过，如果不一致，则验证失败。利用本发明，提高了对视频算法的RTL硬件设计进行验证的效率和正确性。
-
Patent Agency Ranking
公开(公告)号：CN102497514B
公开(公告)日：2013-09-04
申请号：CN201110419825.3
申请日：2011-12-15
Applicant: 中国科学院自动化研究所
Abstract: 本发明公开了一种具有无延时、短延时和长延时的三通道的转发视频信号的设备，该设备主要包括视频信号接收模块、三通道转发处理模块、视频信号发送模块、通道寄存器和短/长延时寄存器。本发明还公开了一种对视频信号进行三通道转发的方法，所述方法包括：接收视频信号；提取颜色数据；根据时延要求从无延时通道、短延时通道和长延时通道中选择一条转发颜色数据；根据选择的转发通道产生同步时序；将同步时序与颜色数据组合形成新的视频信号；将所述新的视频信号转发出去。本发明支持无延时、短延时和长延时的转发路径，利用本发明，用户可以根据特定视频处理的具体时延，灵活配置其延时参数，满足多种延时需求。
-
公开(公告)号：CN102497514A
公开(公告)日：2012-06-13
申请号：CN201110419825.3
申请日：2011-12-15
Applicant: 中国科学院自动化研究所
Abstract: 本发明公开了一种具有无延时、短延时和长延时的三通道的转发视频信号的设备，该设备主要包括视频信号接收模块、三通道转发处理模块、视频信号发送模块、通道寄存器和短/长延时寄存器。本发明还公开了一种对视频信号进行三通道转发的方法，所述方法包括：接收视频信号；提取颜色数据；根据时延要求从无延时通道、短延时通道和长延时通道中选择一条转发颜色数据；根据选择的转发通道产生同步时序；将同步时序与颜色数据组合形成新的视频信号；将所述新的视频信号转发出去。本发明支持无延时、短延时和长延时的转发路径，利用本发明，用户可以根据特定视频处理的具体时延，灵活配置其延时参数，满足多种延时需求。
-
公开(公告)号：CN103744684A
公开(公告)日：2014-04-23
申请号：CN201410036245.X
申请日：2014-01-24
Applicant: 中国科学院自动化研究所
IPC: G06F9/44
Abstract: 本发明公开了一种异构软硬件协同开发的方法及系统，方法包括：声明和定义能够被异构从处理器执行的函数；根据不同开发阶段目标码所执行的硬件平台定义不同的配置文件和编译文件，其中配置文件中定义适用于相应硬件平台的编译工具链变量的具体表示，所述编译文件用于定义当前适用的配置文件以及编译工具链变量；根据所述配置文件和编译文件编译源程序，进而获得目标码，并在相应的硬件平台上运行所述目标码。本发明针对SoC的硬件开发流程，优化了应用开发流程，可以在很小的代价下开发应用软件，节约了高昂的资金投入和人员投入。
-
公开(公告)号：CN102521190A
公开(公告)日：2012-06-27
申请号：CN201110428057.8
申请日：2011-12-19
Applicant: 中国科学院自动化研究所
IPC: G06F13/40
Abstract: 本发明公开了一种多线总线系统。该系统包括实时高速总线、非实时高速总线、非实时低速总线、低速总线互联模块、高速总线互联模块，高速存储器、嵌入式处理器、实时总线输入输出模块、实时总线数据处理模块、非实时高速总线输入输出模块、非实时低速总线输入输出模块。实时总线输入输出模块、实时总线数据处理模块和高速存储器通过实时高速总线接口与实时高速总线相连；嵌入式处理器、非实时高速总线输入输出模块通过非实时高速总线接口与非实时高速总线相连；非实时低速总线输入输出模块通过非实时低速总线接口与非实时低速总线相连；非实时低速总线通过低速总线互联模块与非实时高速总线相连，非实时高速总线通过高速总线互联模块与高速总线相连。本发明可以提供高效的大数据量实时传送和实时处理，有效利用总线带宽。
-
公开(公告)号：CN102497544A
公开(公告)日：2012-06-13
申请号：CN201110419891.0
申请日：2011-12-15
Applicant: 中国科学院自动化研究所
IPC: H04N7/24
Abstract: 本发明公开了一种对视频数据的存取进行控制的装置，该装置包括写通道和读通道，写通道包括：缓存控制模块，先入先出存储器1和总线写控制模块；读通道包括：总线读控制模块和先入先出存储器2。其中，缓存控制模块将视频数据暂存在先入先出存储器1中，然后由总线写控制模块通过三个并行写模块将视频数据通过系统总线存入外部存储体中；总线读控制模块通过三个并行读模块将外部存储体中的视频数据读出，暂存到先入先出存储器2中。本发明通过采用跨时钟域、两端数据宽度不同的先入先出存储器来进行数据缓冲，并利用三个并行写控制和三个并行读控制来实时存取视频数据，从而能够有效地利用总线带宽，避免总线的竞争。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.021 seconds)
