-
公开(公告)号：CN102348114B
公开(公告)日：2013-12-04
申请号：CN201010241991.4
申请日：2010-07-30
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开了一种多模视频解码器中帧内预测器结构，该结构包括可编程控制单元、可编程处理单元和重建单元，其中可编程控制单元完成参考像素的加载和控制操作，并输出参考像素值和控制信息给可编程处理单元；可编程处理单元完成像素的插值预测，并输出预测值和位置信息给重建单元；重建单元完成像素的重建。本发明采用可编程的方式，有效的兼容了现有各标准中所有的帧内预测模式，面积小，成本低，灵活性好，功耗低，很好的解决了便携式移动应用对于面积成本和功耗的严格限制问题以及目前对于多标准兼容的迫切需求问题。
-
公开(公告)号：CN102646071A
公开(公告)日：2012-08-22
申请号：CN201210037948.5
申请日：2012-02-17
Applicant: 中国科学院微电子研究所
IPC: G06F12/08
Abstract: 本发明公开了一种单周期执行高速缓存写命中操作的装置及方法，该装置包括：监控单元，用于监测高速缓存中Data静态存储器写端口的数据和命中信号，如果发生写命中则将待写数据和对应地址的Tag写入缓冲单元；缓冲单元，用于存储和缓冲写命中数据和Tag，并且在操作后将当前缓冲器的状态进行及时的更新；写回单元，用于监测下一次写操作的查询周期，并在这个周期将缓冲单元中的待写回数据写入到高速缓存的Data静态存储器中；命中判定单元，用于判断当前的读操作是否命中了缓冲单元，如果是则将缓冲单元的数据传递给总线，并通知读操作完成。本发明采用缓冲写回和流水线技术，使得单周期即可完成高速缓存写命中操作，有利于系统芯片整体性能提高。
-
公开(公告)号：CN102646071B
公开(公告)日：2014-07-30
申请号：CN201210037948.5
申请日：2012-02-17
Applicant: 中国科学院微电子研究所
IPC: G06F12/08
Abstract: 本发明公开了一种单周期执行高速缓存写命中操作的装置及方法，该装置包括：监控单元，用于监测高速缓存中Data静态存储器写端口的数据和命中信号，如果发生写命中则将待写数据和对应地址的Tag写入缓冲单元；缓冲单元，用于存储和缓冲写命中数据和Tag，并且在操作后将当前缓冲器的状态进行及时的更新；写回单元，用于监测下一次写操作的查询周期，并在这个周期将缓冲单元中的待写回数据写入到高速缓存的Data静态存储器中；命中判定单元，用于判断当前的读操作是否命中了缓冲单元，如果是则将缓冲单元的数据传递给总线，并通知读操作完成。本发明采用缓冲写回和流水线技术，使得单周期即可完成高速缓存写命中操作，有利于系统芯片整体性能提高。
-
公开(公告)号：CN102348114A
公开(公告)日：2012-02-08
申请号：CN201010241991.4
申请日：2010-07-30
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开了一种多模视频解码器中帧内预测器结构，该结构包括可编程控制单元、可编程处理单元和重建单元，其中可编程控制单元完成参考像素的加载和控制操作，并输出参考像素值和控制信息给可编程处理单元；可编程处理单元完成像素的插值预测，并输出预测值和位置信息给重建单元；重建单元完成像素的重建。本发明采用可编程的方式，有效的兼容了现有各标准中所有的帧内预测模式，面积小，成本低，灵活性好，功耗低，很好的解决了便携式移动应用对于面积成本和功耗的严格限制问题以及目前对于多标准兼容的迫切需求问题。
-
-
-
Search Results
4
records
(took 0.061 seconds)
