-
公开(公告)号：CN101814531B
公开(公告)日：2012-10-31
申请号：CN200910077360.0
申请日：2009-02-19
Applicant: 中国科学院微电子研究所
IPC: H01L29/92 , H01L21/329
Abstract: 本发明公开了一种利用半导体PN结结电容构成的电容器及其制作方法。该电容器以一块半导体作为基材，其电容是半导体PN结的结电容，具体包括：在一块高掺杂低阻的P型或N型半导体基材上采用扩散法或离子注入法在特定区域内形成的PN结；在形成PN结的半导体的N型区域和P型区域上采用热蒸发法、电子束蒸发法或溅射法制作的一金属膜层；在该金属膜层上采用电镀方法或丝网印刷方法制作的电极凸点；根据实际需要，引出电极可以在半导体基材的两面，或者只在刻蚀区面。本发明制作的电容器，具有结构简单，电容密度大，寄生参数小，制作工艺过程简单等优点，该电容还具有对静电和电涌的防护功能，可广泛用于高频高速高功率电子系统中。
-
公开(公告)号：CN101800165B
公开(公告)日：2011-05-11
申请号：CN200910077670.2
申请日：2009-02-11
Applicant: 中国科学院微电子研究所
IPC: H01L21/02 , H01L21/22 , H01L21/311 , H01L21/3065 , H01L29/92
Abstract: 本发明公开了一种沟道式电容器的制作方法，包括：提供以Si为基底的高掺杂低阻半导体衬底，在衬底上生长一层SiO2作为掩模层、物理保护层及电学绝缘层；刻蚀SiO2至Si层，开出不同面积的电容窗口；在该窗口内通过刻蚀制备出具有沟道的基底以及P型层电极区；直接利用保留在Si衬底上的SiO2作为掩模，在硅衬底沟道表面形成一层高掺杂的n+层，在其结深处形成PN结结电容；在电容表面大面积蒸镀金属；在开出的窗口层、N型电极及P型层电极区域形成金属电极；将制备好的沟道电容在高温下退火，使其P、N两个电极上均形成良好的欧姆接触。本发明克服了介质层难于生长，费用昂贵等问题，减少了加工步骤，降低了成本。
-
公开(公告)号：CN101800165A
公开(公告)日：2010-08-11
申请号：CN200910077670.2
申请日：2009-02-11
Applicant: 中国科学院微电子研究所
IPC: H01L21/02 , H01L21/22 , H01L21/311 , H01L21/3065 , H01L29/92
Abstract: 本发明公开了一种沟道式电容器的制作方法，包括：提供以Si为基底的高掺杂低阻半导体衬底，在衬底上生长一层SiO2作为掩模层、物理保护层以及电学绝缘层；采用光刻胶掩模并按照所需要的电容量刻蚀SiO2至Si层，开出不同面积的电容窗口；在该窗口内利用光刻胶作为掩模，通过刻蚀制备出具有沟道的基底以及P型层电极区；直接利用保留在Si衬底上的SiO2作为掩模，在硅衬底沟道表面形成一层高掺杂的n+层，在其结深处形成PN结结电容；利用蒸发或溅射等手段在电容表面大面积蒸镀金属；用光刻胶作为掩模，使用湿法腐蚀，在开出的窗口层、N型电极及P型层电极区域形成金属电极；将制备好的沟道电容在高温下退火，使其P、N两个电极上均形成良好的欧姆接触。本发明克服了介质层难于生长，费用昂贵等问题，减少了加工步骤，降低了成本。
-
公开(公告)号：CN101814531A
公开(公告)日：2010-08-25
申请号：CN200910077360.0
申请日：2009-02-19
Applicant: 中国科学院微电子研究所
IPC: H01L29/92 , H01L21/329
Abstract: 本发明公开了一种利用半导体PN结结电容构成的电容器及其制作方法。该电容器以一块半导体作为基材，其电容是半导体PN结的结电容，具体包括：在一块高掺杂低阻的P型或N型半导体基材上采用扩散法或离子注入法在特定区域内形成的PN结；在形成PN结的半导体的N型区域和P型区域上采用热蒸发法、电子束蒸发法或溅射法制作的一金属膜层；在该金属膜层上采用电镀方法或丝网印刷方法制作的电极凸点；根据实际需要，引出电极可以在半导体基材的两面，或者只在刻蚀区面。本发明制作的电容器，具有结构简单，电容密度大，寄生参数小，制作工艺过程简单等优点，该电容还具有对静电和电涌的防护功能，可广泛用于高频高速高功率电子系统中。
-
-
-
Search Results
4
records
(took 0.025 seconds)
