-
公开(公告)号：CN103297055A
公开(公告)日：2013-09-11
申请号：CN201310087071.5
申请日：2013-03-19
Applicant: 中国科学院声学研究所
IPC: H03M1/54
Abstract: 本发明公开了一种采用FPGA实现多路串行ADC同步的装置，所述装置包括ADC模拟电路模块、ADC数据采集模块以及数据缓存模块，其中：所述ADC模拟电路模块，用于将外部输入的模拟信号转换成数字信号，并将转换后的数字信号传输给ADC数据采集模块，由多个单路ADC模拟电路模块组成；所述ADC数据采集模块，用于同步控制ADC模拟电路模块，并采集ADC模拟电路模块转换后的数字信号，将串行数字信号转换成并行，同时将并行的ADC数据传给数据缓存模块；所述数据缓存模块，用于接收并缓存ADC数据采集模块2传出的并行ADC数据，以备系统的下一级设备使用和处理。本发明技术含量高、保密性强。
-
公开(公告)号：CN103163785B
公开(公告)日：2016-03-30
申请号：CN201310086595.2
申请日：2013-03-19
Applicant: 中国科学院声学研究所
IPC: G05B17/02
Abstract: 本发明公开了一种声纳半实物仿真系统，其中该系统包括仿真上位机、D/A转换箱、信号采集模块、总线背板、DSP信号处理板、信号处理上位机，其中DSP信号处理板和信号处理上位机构成信号处理的运算部分。本发明提出的树形拓扑结构半实物仿真系统，可以验证树形结构下算法的正确性、实时性、有效性，并且系统的通用性好。
-
公开(公告)号：CN103218311A
公开(公告)日：2013-07-24
申请号：CN201310087059.4
申请日：2013-03-19
Applicant: 中国科学院声学研究所
Abstract: 本发明公开了一种采用静态存储来实现虚拟FIFO的装置，主要包括：数据上/下行二级FIFO模块、状态机模块和外部一级FIFO模块，所述数据上/下行二级FIFO模块，数据上行二级FIFO模块和数据下行二级FIFO模块，其均由由FPGA内部的存储器块构成，用于将数据进行初级的传输；所述状态机模块，用于利用FPGA控制数据流的传输状态；所述外部一级FIFO模块，由静态存储实现，用于实现大容量的FIFO数据缓存。本发明采用SRAM实现了虚拟FIFO，相比于专门的片外FIFO器件和FPGA内部FIFO，在保证高速大容量数据缓存的同时，极大地降低了硬件成本，并且提高了系统的可靠性。
-
Patent Agency Ranking
公开(公告)号：CN103163785A
公开(公告)日：2013-06-19
申请号：CN201310086595.2
申请日：2013-03-19
Applicant: 中国科学院声学研究所
IPC: G05B17/02
Abstract: 本发明公开了一种声纳半实物仿真系统，其中该系统包括仿真上位机、D/A转换箱、信号采集模块、总线背板、DSP信号处理板、信号处理上位机，其中DSP信号处理板和信号处理上位机构成信号处理的运算部分。本发明提出的树形拓扑结构半实物仿真系统，可以验证树形结构下算法的正确性、实时性、有效性，并且系统的通用性好。
-
公开(公告)号：CN103226976A
公开(公告)日：2013-07-31
申请号：CN201310087015.1
申请日：2013-03-19
Applicant: 中国科学院声学研究所
IPC: G11C16/06
Abstract: 本发明公开了一种基于FPGA实现多片NandFlash存储及读取的装置，其中该装置包括：Nandflash存储器组，包含多片Nandflash芯片组成的存储器阵列，用于存储FPGA输出给Nandflash的ADC采样数据；Nandflash存储及读取功能选择器，用于对所述Nandflash存储器组进行读数据、写数据、擦除和读取ID信息。采用本发明的技术方案，使得管脚数量成倍提升，相当于在物理层上对数据传输的带宽进行扩展，这样速率可以得到很大的提高，而且只在物理层上扩展，减小了FPGA程序开发的难度。
-
公开(公告)号：CN103218332A
公开(公告)日：2013-07-24
申请号：CN201310086631.5
申请日：2013-03-19
Applicant: 中国科学院声学研究所
IPC: G06F13/38
Abstract: 本发明公开了一种支持VME总线和HPI总线加载的阵列信号处理装置，所述装置由上位机PowerPC控制模块(101)、支持VME总线和HPI总线加载的TI DSP板处理、计算模块(102)以及ADC数据采集模块(103)组成。本发明通过增加远程计算机，提供人机交互界面，利用TCP/IP网络连接实现了对基于VME总线的阵列信号处理机体系进行实时远程调试和诊断的方法。采用本发明提出的装置，能够实时将DSP的采集数据和计算结果回传到远程计算机，大大地简化了操作过程和提高了效率。
-
公开(公告)号：CN203192416U
公开(公告)日：2013-09-11
申请号：CN201320124655.0
申请日：2013-03-19
Applicant: 中国科学院声学研究所
IPC: G11C16/06
Abstract: 本实用新型公开了一种基于FPGA实现多片NandFlash存储及读取的装置，其中该装置包括：Nandflash存储器组，包含多片Nandflash芯片组成的存储器阵列，用于存储FPGA输出给Nandflash的ADC采样数据；Nandflash存储及读取功能选择器，用于对所述Nandflash存储器组进行读数据、写数据、擦除和读取ID信息。采用本实用新型的技术方案，使得管脚数量成倍提升，相当于在物理层上对数据传输的带宽进行扩展，这样速率可以得到很大的提高，而且只在物理层上扩展，减小了FPGA程序开发的难度。
-
公开(公告)号：CN203340053U
公开(公告)日：2013-12-11
申请号：CN201320124082.1
申请日：2013-03-19
Applicant: 中国科学院声学研究所
IPC: H03M1/54
Abstract: 本实用新型公开了一种采用FPGA实现多路串行ADC同步的装置，所述装置包括ADC模拟电路模块、ADC数据采集模块以及数据缓存模块，其中：所述ADC模拟电路模块，用于将外部输入的模拟信号转换成数字信号，并将转换后的数字信号传输给ADC数据采集模块，由多个单路ADC模拟电路模块组成；所述ADC数据采集模块，用于同步控制ADC模拟电路模块，并采集ADC模拟电路模块转换后的数字信号，将串行数字信号转换成并行，同时将并行的ADC数据传给数据缓存模块；所述数据缓存模块，用于接收并缓存ADC数据采集模块传出的并行ADC数据，以备系统的下一级设备使用和处理。本实用新型基于FPGA实现声纳系统中的信号采集技术，技术含量高、保密性强。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.021 seconds)
