-
公开(公告)号：CN107222210B
公开(公告)日：2020-08-04
申请号：CN201710423226.6
申请日：2017-06-07
申请人： 中国电子科技集团公司第二十四研究所
IPC分类号： H03L7/18
摘要： 本发明涉及一种可由SPI配置数字域时钟相位的DDS系统，在常规DDS系统的数字域中增加一个SPI灵活配置的时钟延迟模块，通过控制数字域时钟延迟来控制DDS系统数字域输出数据的延迟时间，从而可以调节数字域输出信号与模拟域MUX控制选通信号的相位关系，避免出现数字域输出数据二合一时发生时序错乱。本发明引入的可由SPI灵活控制的时钟延迟模块通过SPI模块进行配置，输出32级不同相位关系的时钟，并且可以在任意时间和任意工作模式对时钟进行相位调节，极大的增强了DDS系统数字域数据输出相位的冗余度。
-
公开(公告)号：CN102163977B
公开(公告)日：2014-04-02
申请号：CN201110060776.9
申请日：2011-03-14
申请人： 中国电子科技集团公司第二十四研究所
摘要： 本发明涉及一种减小输出信号时域不连续的DDS调制系统。本发明的DDS调制系统引入3个缓冲逻辑、1个溢出自动检测逻辑、1个MUX开关和1个DEMUX开关。由于在输入选择路由逻辑输出的频率、相位、幅度控制字后分别加入由溢出自动检测逻辑控制的缓冲逻辑，实现了当频率、相位、幅度信号发生更新时，也不会立即影响DDS调制通路参数。因此，本发明可实现DDS调制系统参数只在特定通路状态下更新，从而大大减小了DDS调制系统输出信号在时域的不连续性，同时，本发明的DDS调制系统还具有抗干扰性。本发明电路可广泛应用于基于DDS方式的数字通信领域。
-
公开(公告)号：CN106066684B
公开(公告)日：2019-03-26
申请号：CN201610368549.5
申请日：2016-05-27
申请人： 中国电子科技集团公司第二十四研究所
IPC分类号： G06F1/3287 , G06F1/324
摘要： 本发明提供一种主从式SOC芯片低功耗控制电路，包括控制器、片外CPU和SOC芯片内的片内CPU，控制器分别与片外CPU和所述片内CPU连接，用于根据片外CPU和/或片内CPU输出的配置信息，针对配置信息中的每个配置对象分别生成控制信号，并将对应的控制信号发送给SOC芯片中对应片内CPU的电源控制端。本发明通过设置片外CPU和控制器，并使控制器根据片外CPU和/或SOC芯片内的片内CPU输出的配置信息生成控制信号，来控制SOC芯片内对应片内CPU电源的开关，可以在片内CPU不需要工作时完全关闭，从而可以降低SOC芯片内片内CPU的功耗，从而降低整个SOC芯片的功耗。
-
公开(公告)号：CN107222210A
公开(公告)日：2017-09-29
申请号：CN201710423226.6
申请日：2017-06-07
申请人： 中国电子科技集团公司第二十四研究所
IPC分类号： H03L7/18
摘要： 本发明涉及一种可由SPI配置数字域时钟相位的DDS系统，在常规DDS系统的数字域中增加一个SPI灵活配置的时钟延迟模块，通过控制数字域时钟延迟来控制DDS系统数字域输出数据的延迟时间，从而可以调节数字域输出信号与模拟域MUX控制选通信号的相位关系，避免出现数字域输出数据二合一时发生时序错乱。本发明引入的可由SPI灵活控制的时钟延迟模块通过SPI模块进行配置，输出32级不同相位关系的时钟，并且可以在任意时间和任意工作模式对时钟进行相位调节，极大的增强了DDS系统数字域数据输出相位的冗余度。
-
公开(公告)号：CN106066684A
公开(公告)日：2016-11-02
申请号：CN201610368549.5
申请日：2016-05-27
申请人： 中国电子科技集团公司第二十四研究所
IPC分类号： G06F1/32
CPC分类号： G06F1/3287 , G06F1/324
摘要： 本发明提供一种主从式SOC芯片低功耗控制电路，包括控制器、片外CPU和SOC芯片内的片内CPU，控制器分别与片外CPU和所述片内CPU连接，用于根据片外CPU和/或片内CPU输出的配置信息，针对配置信息中的每个配置对象分别生成控制信号，并将对应的控制信号发送给SOC芯片中对应片内CPU的电源控制端。本发明通过设置片外CPU和控制器，并使控制器根据片外CPU和/或SOC芯片内的片内CPU输出的配置信息生成控制信号，来控制SOC芯片内对应片内CPU电源的开关，可以在片内CPU不需要工作时完全关闭，从而可以降低SOC芯片内片内CPU的功耗，从而降低整个SOC芯片的功耗。
-
公开(公告)号：CN102163977A
公开(公告)日：2011-08-24
申请号：CN201110060776.9
申请日：2011-03-14
申请人： 中国电子科技集团公司第二十四研究所
摘要： 本发明涉及一种减小输出信号时域不连续的DDS调制系统。本发明的DDS调制系统引入3个缓冲逻辑、1个溢出自动检测逻辑、1个MUX开关和1个DEMUX开关。由于在输入选择路由逻辑输出的频率、相位、幅度控制字后分别加入由溢出自动检测逻辑控制的缓冲逻辑，实现了当频率、相位、幅度信号发生更新时，也不会立即影响DDS调制通路参数。因此，本发明可实现DDS调制系统参数只在特定通路状态下更新，从而大大减小了DDS调制系统输出信号在时域的不连续性，同时，本发明的DDS调制系统还具有抗干扰性。本发明电路可广泛应用于基于DDS方式的数字通信领域。
-
公开(公告)号：CN102231629B
公开(公告)日：2013-01-23
申请号：CN201110060787.7
申请日：2011-03-14
申请人： 中国电子科技集团公司第二十四研究所
摘要： 本发明涉及一种带相位偏移调制功能分时交替实现的DDS系统。本发明在常规相幅转换器前加入了一个相位偏移量，为DDS提供了相位调制功能，它不但可为通信系统提供多种相位调制方式，还能在相位发生偏移的时候，及时通过相位偏移调制来修正相位偏差，使得DDS系统的输出信号更稳定，其相位偏移的调制更灵活。同时，本发明采用了相位分时交替实现技术实现整个DDS系统，使DDS系统能够在低时钟频率下工作，输出高速率的输出信号，从而达到提高DDS系统的运算速度的目的。本发明广泛应用于信号处理领域。
-
公开(公告)号：CN102231629A
公开(公告)日：2011-11-02
申请号：CN201110060787.7
申请日：2011-03-14
申请人： 中国电子科技集团公司第二十四研究所
IPC分类号： H03L7/18
摘要： 本发明涉及一种带相位偏移调制功能分时交替实现的DDS系统。本发明在常规相幅转换器前加入了一个相位偏移量，为DDS提供了相位调制功能，它不但可为通信系统提供多种相位调制方式，还能在相位发生偏移的时候，及时通过相位偏移调制来修正相位偏差，使得DDS系统的输出信号更稳定，其相位偏移的调制更灵活。同时，本发明采用了相位分时交替实现技术实现整个DDS系统，使DDS系统能够在低时钟频率下工作，输出高速率的输出信号，从而达到提高DDS系统的运算速度的目的。本发明广泛应用于信号处理领域。
-
-
-
-
-
-
-
搜索结果
8 条记录 (耗时 0.032 秒)
