三维零件的尺寸自动标注方法
    1.
    发明公开

    公开(公告)号:CN116798028A

    公开(公告)日:2023-09-22

    申请号:CN202310642808.9

    申请日:2023-06-01

    Abstract: 本发明公开了三维零件的尺寸自动标注方法,涉及计算机技术领域,包括S1构建分层表达模型、特征类型库和特征标注规则库;S2获取待标注的三维零件,并提取待标注三维零件的几何元素及元素之间的结构关系作为几何元素集;S3利用分层表达模型识别待标注的三维零件的特征,并建立待标注的三维零件的特征结构树;S4利用特征标注规则库和特征结构树对待标注的三维零件进行定形尺寸标注和定位尺寸标注;本方法建立三维零件的特征类型库和标注规则库,以建模特征为基本标注单元,将对三维零件的尺寸标注问题转化为对建模特征的定形尺寸标注和定位尺寸标注问题,提高零件特征识别的准确率,保证标注结果的正确性和完整性,可以有效的满足实际工程的使用。

    一种面向三维夹具设计的公差迭代式优化方法

    公开(公告)号:CN105740585A

    公开(公告)日:2016-07-06

    申请号:CN201610158997.2

    申请日:2016-03-18

    CPC classification number: G06F17/5004 G06F17/5036 G06F2217/02 G06F2217/12

    Abstract: 本发明公开了一种面向三维夹具设计的公差迭代式优化方法,主要包括四个步骤:根据定位销公差范围,选取定位销误差样本;根据定位销误差样本,计算夹具定位误差;根据定位销的位矢和法矢,计算定位销的几何灵敏度系数;根据夹具定位误差和定位销的几何灵敏度系数,迭代式优化定位销公差。本发明对于给定的初始夹具公差,可以保证自动、高效地寻求到最优公差方案,且方法具有较高的计算精度和通用性;通过优化夹具公差来达到控制夹具定位精度的目的,能在一定程度上降低调整夹具的成本;同时,由于所提方法建立在三维空间中,所需输入信息可直接从夹具的CAD设计模型中获取,因此,有利于实现所提方法与CAD系统的集成,实现计算机辅助夹具公差设计。

    一种面向三维夹具设计的公差迭代式优化方法

    公开(公告)号:CN105740585B

    公开(公告)日:2019-03-26

    申请号:CN201610158997.2

    申请日:2016-03-18

    Abstract: 本发明公开了一种面向三维夹具设计的公差迭代式优化方法,主要包括四个步骤:根据定位销公差范围,选取定位销误差样本;根据定位销误差样本,计算夹具定位误差;根据定位销的位矢和法矢,计算定位销的几何灵敏度系数;根据夹具定位误差和定位销的几何灵敏度系数,迭代式优化定位销公差。本发明对于给定的初始夹具公差,可以保证自动、高效地寻求到最优公差方案,且方法具有较高的计算精度和通用性;通过优化夹具公差来达到控制夹具定位精度的目的,能在一定程度上降低调整夹具的成本;同时,由于所提方法建立在三维空间中,所需输入信息可直接从夹具的CAD设计模型中获取,因此,有利于实现所提方法与CAD系统的集成,实现计算机辅助夹具公差设计。

    可容错的分形拓扑电路网络结构

    公开(公告)号:CN103973289A

    公开(公告)日:2014-08-06

    申请号:CN201410213478.2

    申请日:2014-05-21

    Abstract: 本发明公开了一种可容错的分形拓扑电路网络结构,包括一个或多个基础电路单元,基础电路单元包括三个开关和两个功能元件,第一开关的第一端与第一功能元件的第一端连接并作为基础电路单元的第一连接端,第一开关的第二端分别与第二功能元件的第一端和第二开关的第一端连接,第一功能元件的第二端分别与第二开关的第二端和第三开关的第一端连接,第二功能元件的第二端和第三开关的第二端连接并作为基础电路单元的第二连接端。本发明所述电路拓扑结构基于分形设计理论,能够简单、方便地实现复杂串并联电路系统的较大范围的容错效果,可将电路拓扑结构中任一功能元件进行隔离或接入,也可用于需要方便地进行动态调整电学参数的场合。

    可容错的分形拓扑电路网络结构

    公开(公告)号:CN103973289B

    公开(公告)日:2017-05-03

    申请号:CN201410213478.2

    申请日:2014-05-21

    Abstract: 本发明公开了一种可容错的分形拓扑电路网络结构,包括一个或多个基础电路单元,基础电路单元包括三个开关和两个功能元件,第一开关的第一端与第一功能元件的第一端连接并作为基础电路单元的第一连接端,第一开关的第二端分别与第二功能元件的第一端和第二开关的第一端连接,第一功能元件的第二端分别与第二开关的第二端和第三开关的第一端连接,第二功能元件的第二端和第三开关的第二端连接并作为基础电路单元的第二连接端。本发明所述电路拓扑结构基于分形设计理论,能够简单、方便地实现复杂串并联电路系统的较大范围的容错效果,可将电路拓扑结构中任一功能元件进行隔离或接入,也可用于需要方便地进行动态调整电学参数的场合。

    新型计算机口令密码管理装置及方法

    公开(公告)号:CN106845203A

    公开(公告)日:2017-06-13

    申请号:CN201611219559.9

    申请日:2016-12-26

    CPC classification number: G06F21/34

    Abstract: 本发明公开了一种新型计算机口令密码管理装置,包括具有逻辑运算和数据存储功能的单片机,所述单片机同时电连接有复位按钮开关、读/写状态拨动开关、用于与USB键盘连接的USB插座和用于与计算机主机连接的USB插头,该计算机口令密码管理装置具有记录密码清除、密码记录和密码回放三个操作功能部分。本发明可将密码记录于物理实体中,避免了遗忘;采用可靠皮实的物理实体,避免了传统文字记录方式易灭失问题;密码信息保存状态无可视形式,避免了保存过程中被窥视的风险;密码信息一次设定,反复使用,使用过程中无键盘输入操作动作,无被窥视泄露风险;无需任何软件支持,可用于计算机BIOS操作中的密码管理。

    可容错的分形拓扑电路网络结构

    公开(公告)号:CN203840318U

    公开(公告)日:2014-09-17

    申请号:CN201420260310.2

    申请日:2014-05-21

    Abstract: 本实用新型公开了一种可容错的分形拓扑电路网络结构,包括一个或多个基础电路单元,基础电路单元包括三个开关和两个功能元件,第一开关的第一端与第一功能元件的第一端连接并作为基础电路单元的第一连接端,第一开关的第二端分别与第二功能元件的第一端和第二开关的第一端连接,第一功能元件的第二端分别与第二开关的第二端和第三开关的第一端连接,第二功能元件的第二端和第三开关的第二端连接并作为基础电路单元的第二连接端。本实用新型所述电路拓扑结构基于分形设计理论,能够简单、方便地实现复杂串并联电路系统的较大范围的容错效果,可将电路拓扑结构中任一功能元件进行隔离或接入,也可用于需要进行动态调整电学参数的场合。

Patent Agency Ranking