-
公开(公告)号：CN109327393B
公开(公告)日：2021-01-22
申请号：CN201811370028.9
申请日：2018-11-17
申请人： 中国人民解放军战略支援部队信息工程大学
IPC分类号： H04L12/741 , H04L29/06
摘要： 本发明属于网络通信技术领域，特别涉及一种网络交换目的端口确定方法、装置及基于该装置的交换机，该方法包含：接收待转发数据帧，并获取数据帧的网络协议类型、目的地址和源端口号，生成包含目的地址和源端口号的对比值；通过对比值获取对应散列值，并以散列值为地址，在预设转发表中读取存储有所述地址的转发表项；提取转发表项中已学习对比值和目标端口号，将所述对比值与所述已学习对比值进行匹配，若匹配成功，则将所述目标端口号作为用于转发所述待转发数据帧的目的端口，若未匹配成功，则输出匹配失败通知。本发明能够缓解现有技术中存在的应用多种网络协议的多个数据帧混合转发时的成本增加问题，进一步提升SDN网络架构中数据通信的性能。
-
公开(公告)号：CN109327393A
公开(公告)日：2019-02-12
申请号：CN201811370028.9
申请日：2018-11-17
申请人： 中国人民解放军战略支援部队信息工程大学
IPC分类号： H04L12/741 , H04L29/06
摘要： 本发明属于网络通信技术领域，特别涉及一种网络交换目的端口确定方法、装置及基于该装置的交换机，该方法包含：接收待转发数据帧，并获取数据帧的网络协议类型、目的地址和源端口号，生成包含目的地址和源端口号的对比值；通过对比值获取对应散列值，并以散列值为地址，在预设转发表中读取存储有所述地址的转发表项；提取转发表项中已学习对比值和目标端口号，将所述对比值与所述已学习对比值进行匹配，若匹配成功，则将所述目标端口号作为用于转发所述待转发数据帧的目的端口，若未匹配成功，则输出匹配失败通知。本发明能够缓解现有技术中存在的应用多种网络协议的多个数据帧混合转发时的成本增加问题，进一步提升SDN网络架构中数据通信的性能。
-
公开(公告)号：CN111158636A
公开(公告)日：2020-05-15
申请号：CN201911220379.6
申请日：2019-12-03
IPC分类号： G06F7/57 , G06F7/544 , H04L12/741
摘要： 本发明提供了一种可重构计算结构及乘累加计算处理阵列的路由寻址方法、装置。该结构中，可重构计算模块包括至少一个乘累加计算处理阵列，每个乘累加计算处理阵列包括ram单元和算式生成器，每个ram单元由四个ram块拼接而成，每个ram单元均由相应的计算算粒与其对应，用来完成典型的乘累加运算，每个算式生成器有四个接口，可通过接口与周边的ram单元连接。本发明提出的可重构计算结构，通过构建包含ram单元和算式生成器的乘累加计算处理阵列，每个阵列内部和阵列之间可通过算式生成器将各个ram单元互联，进而将将若干个乘累加计算处理阵列形成网状结构，相比传统的总线型或crossbar型互联结构而言，本互联结构逻辑电路设计简单。
-
公开(公告)号：CN111158636B
公开(公告)日：2022-04-05
申请号：CN201911220379.6
申请日：2019-12-03
摘要： 本发明提供了一种可重构计算结构及乘累加计算处理阵列的路由寻址方法、装置。该结构中，可重构计算模块包括至少一个乘累加计算处理阵列，每个乘累加计算处理阵列包括ram单元和算式生成器，每个ram单元由四个ram块拼接而成，每个ram单元均由相应的计算算粒与其对应，用来完成典型的乘累加运算，每个算式生成器有四个接口，可通过接口与周边的ram单元连接。本发明提出的可重构计算结构，通过构建包含ram单元和算式生成器的乘累加计算处理阵列，每个阵列内部和阵列之间可通过算式生成器将各个ram单元互联，进而将将若干个乘累加计算处理阵列形成网状结构，相比传统的总线型或crossbar型互联结构而言，本互联结构逻辑电路设计简单。
-
-
-
搜索结果
4 条记录 (耗时 0.034 秒)
