-
公开(公告)号:CN103812864B
公开(公告)日:2016-09-14
申请号:CN201410037921.5
申请日:2014-01-26
申请人: 中国人民解放军国防科学技术大学
摘要: 本发明公开了一种在线社会网络中Sybil攻击检测方法,目的是提供一种在社会网络中Sybil攻击检测方法。技术方案是选取某一节点为验证节点,以成员关系为依据进行路径通告,构建到达验证节点的关系路径;通告过程中采用基于路径k相似的路径选择方法剔除冗余路径和共享路径;通告结束后将所有可达路径聚集到验证节点进行可信性检验,以防止私造或篡改路径;最终以每个节点可信路径的数量作为验证标准,由验证节点对其它节点是否为Sybil节点进行验证。本发明利用每个节点的可达路径数量判断该节点是否为Sybil节点,真实还原并利用了节点关系的差异性,准确性高、误报率低,且无需依靠关键基础设施或其它辅助设备的支持,具有轻量级、易部署的优势。
-
公开(公告)号:CN103812864A
公开(公告)日:2014-05-21
申请号:CN201410037921.5
申请日:2014-01-26
申请人: 中国人民解放军国防科学技术大学
摘要: 本发明公开了一种在线社会网络中Sybil攻击检测方法,目的是提供一种在社会网络中Sybil攻击检测方法。技术方案是选取某一节点为验证节点,以成员关系为依据进行路径通告,构建到达验证节点的关系路径;通告过程中采用基于路径k相似的路径选择方法剔除冗余路径和共享路径;通告结束后将所有可达路径聚集到验证节点进行可信性检验,以防止私造或篡改路径;最终以每个节点可信路径的数量作为验证标准,由验证节点对其它节点是否为Sybil节点进行验证。本发明利用每个节点的可达路径数量判断该节点是否为Sybil节点,真实还原并利用了节点关系的差异性,准确性高、误报率低,且无需依靠关键基础设施或其它辅助设备的支持,具有轻量级、易部署的优势。
-
公开(公告)号:CN105376243A
公开(公告)日:2016-03-02
申请号:CN201510847184.X
申请日:2015-11-27
申请人: 中国人民解放军国防科学技术大学
IPC分类号: H04L29/06
CPC分类号: H04L63/08 , H04L63/0407 , H04L63/0428
摘要: 本发明公开了一种基于分层随机图的在线社会网络差分隐私保护方法,步骤包括:输入网络;基于分层随机图模型构建网络的树结构;根据预设的隐私预算,由马尔科夫蒙特卡洛方法在网络中采样得到采样树;以采样树的根节点作为初始当前节点;根据预设的隐私预算,计算当前节点的关联概率值;在网络中找到以当前节点为最近父节点的一组节点对,以关联概率值在该组节点对之间设置一条边;判断采样树是否遍历完毕,如果尚未完毕,则在采样树中继续遍历下一节点;否则将所有组节点间设置的边及其节点组成的净化网络输出。本发明能够解决社会网络敏感结构数据信息的隐私保护问题,能够满足差分隐私保护要求、同时保持良好的数据可用性。
-
公开(公告)号:CN101127524A
公开(公告)日:2008-02-20
申请号:CN200710035327.2
申请日:2007-07-10
申请人: 中国人民解放军国防科学技术大学
IPC分类号: H03L7/093
摘要: 本发明公开了一种PLL中消除电流过冲的电荷泵电路,它包括上拉开关管P2、下拉开关管N2、上拉电流管P1、下拉电流管N1、非信号上拉开关管P3、非信号下拉开关管N3、上拉电容MP0、下拉电容MN0以及电压跟随器,所述电压跟随器OP的一端与电路输出端相连,另一端与非信号上拉开关管P3的漏极以及非信号下拉开关管N3的源极相连,所述上拉开关管P2的漏极与上拉电流管P1的漏极相连,下拉开关管N2的漏极与下拉电流管N1的漏极相连,上拉电容MP0与上拉电流管P1并联,上拉电容MP0的栅极和漏极短接,下拉电容MN0与下拉电流管N1并联,下拉电容MN0的栅极和源极短接。本发明结构简单、成本低廉,能够消除电荷泵的电流过冲效应,从而提高锁相环的性能和稳定性。
-
公开(公告)号:CN101087132A
公开(公告)日:2007-12-12
申请号:CN200710035335.7
申请日:2007-07-10
申请人: 中国人民解放军国防科学技术大学
IPC分类号: H03K5/156
摘要: 本发明公开了一种基于相位合成的时钟50%占空比调节方法,其步骤为:(1)、脉冲产生:通过脉冲产生电路,将输入的源时钟转化为窄脉冲信号,频率保持不变;(2)、半周期延迟:将步骤(1)中所得的窄脉冲信号延迟半周期;(3)、镜像延迟:将步骤(2)中延迟了半周期的脉冲信号再延迟半周期,得到与步骤(1)中的脉冲信号相差一个周期的脉冲信号;(4)、相位合成:将步骤(2)和步骤(3)中输出的脉冲信号进行相位叠加,得到频率为源时钟2倍的脉冲信号;(5)、二分频:将步骤(4)中合成后的脉冲信号进行二分频,得到与源时钟频率相同,相位一致并且占空比为50%的时钟信号作为输出信号。本发明能够对频率和占空比都在一定范围内变化的时钟信号进行50%占空比调节,抗Voltage Temperatre干扰能力强,分频输出后的时钟波形质量高。
-
公开(公告)号:CN105376243B
公开(公告)日:2018-08-21
申请号:CN201510847184.X
申请日:2015-11-27
申请人: 中国人民解放军国防科学技术大学
IPC分类号: H04L29/06
摘要: 本发明公开了一种基于分层随机图的在线社会网络差分隐私保护方法,步骤包括:输入网络;基于分层随机图模型构建网络的树结构;根据预设的隐私预算,由马尔科夫蒙特卡洛方法在网络中采样得到采样树;以采样树的根节点作为初始当前节点;根据预设的隐私预算,计算当前节点的关联概率值;在网络中找到以当前节点为最近父节点的一组节点对,以关联概率值在该组节点对之间设置一条边;判断采样树是否遍历完毕,如果尚未完毕,则在采样树中继续遍历下一节点;否则将所有组节点间设置的边及其节点组成的净化网络输出。本发明能够解决社会网络敏感结构数据信息的隐私保护问题,能够满足差分隐私保护要求、同时保持良好的数据可用性。
-
公开(公告)号:CN101102110B
公开(公告)日:2011-05-11
申请号:CN200710035332.3
申请日:2007-07-10
申请人: 中国人民解放军国防科学技术大学
摘要: 本发明公开了一种用于高速压控振荡器的差分电路延迟单元,其中第一NMOS管(M1)和第二NMOS管(M2)组成差分对管,其栅极分别接差分输入IN+和IN-,交叉耦合的MOS管(M3)和(M4)漏极分别接差分输出OUT-和OUT+,栅极分别接差分输出OUT+和OUT-,用来进行延迟控制的第三PMOS管(M5)和第四PMOS管(M6)接在差分输出节点OUT-、OUT+和电源电压VDD之间,控制电压(Vcont)连接第三PMOS管(M5)和第四PMOS管(M6)的栅极,第三PMOS管(M5)和连接成二极管的第五PMOS管(M7)并联组成复合负载,第四PMOS管(M6)和连接成二极管的第六PMOS管(M8)并联组成复合负载,第五PMOS管(M7)和第六PMOS管(M8)恒导通。本发明是一种结构简单、具有更好的工艺移植性能、其负载具有更好线性度的用于高速压控振荡器的差分电路延迟单元。
-
公开(公告)号:CN101102110A
公开(公告)日:2008-01-09
申请号:CN200710035332.3
申请日:2007-07-10
申请人: 中国人民解放军国防科学技术大学
摘要: 本发明公开了一种用于高速压控振荡器的差分电路延迟单元,其中第一NMOS管M1和第二NMOS管M2组成差分对管,其栅极分别接差分输入IN+和IN-,交叉耦合的MOS管M3和M4漏极分别接差分输出OUT-和OUT+,栅极分别接差分输出OUT+和OUT-,用来进行延迟控制的第三PMOS管M5和第四PMOS管M6接在差分输出节点OUT-、OUT+和电源电压VDD之间,电压Vcont连接第三PMOS管M5和第四PMOS管M6的栅极,第三PMOS管M5和连接成二极管的第五PMOS管M7并联组成复合负载,第四PMOS管M6和连接成二极管的第六PMOS管M8并联组成复合负载,第五PMOS管M7和第六PMOS管M8恒导通。本发明是一种结构简单、具有更好的工艺移植性能、其负载具有更好线性度的用于高速压控振荡器的差分电路延迟单元。
-
公开(公告)号:CN101087140A
公开(公告)日:2007-12-12
申请号:CN200710035336.1
申请日:2007-07-10
申请人: 中国人民解放军国防科学技术大学
IPC分类号: H03K19/0185 , G11C7/10
摘要: 本发明公开了一种具有较小SSTL版图面积的输出接口电路,它包括第一NMOS管晶体管M1和第二NMOS晶体管M2,第一NMOS管晶体管M1和第二NMOS晶体管M2的漏极相连并与传输线连接。本发明是一种能够缩小整个SSTL接口电路版图面积,从而实现较高的芯片面积利用率的具有较小SSTL版图面积的输出接口电路。
-
公开(公告)号:CN101087132B
公开(公告)日:2010-05-19
申请号:CN200710035335.7
申请日:2007-07-10
申请人: 中国人民解放军国防科学技术大学
IPC分类号: H03K5/156
摘要: 本发明公开了一种基于相位合成的时钟50%占空比调节方法,其步骤为:(1)、脉冲产生:通过脉冲产生电路,将输入的源时钟转化为窄脉冲信号,频率保持不变;(2)、半周期延迟:将步骤(1)中所得的窄脉冲信号延迟半周期;(3)、镜像延迟:将步骤(2)中延迟了半周期的脉冲信号再延迟半周期,得到与步骤(1)中的脉冲信号相差一个周期的脉冲信号;(4)、相位合成:将步骤(2)和步骤(3)中输出的脉冲信号进行相位叠加,得到频率为源时钟2倍的脉冲信号;(5)、二分频:将步骤(4)中合成后的脉冲信号进行二分频,得到与源时钟频率相同,相位一致并且占空比为50%的时钟信号作为输出信号。本发明能够对频率和占空比都在一定范围内变化的时钟信号进行50%占空比调节,抗Voltage Temperatre干扰能力强,分频输出后的时钟波形质量高。
-
-
-
-
-
-
-
-
-