-
公开(公告)号:CN119272687A
公开(公告)日:2025-01-07
申请号:CN202411320393.4
申请日:2024-09-23
Applicant: 东南大学 , 国网江苏省电力有限公司电力科学研究院 , 国网江苏省电力有限公司
IPC: G06F30/367 , G06F15/78
Abstract: 本发明公开了一种基于FPGA的小步长实时变流器仿真加速方法、装置及系统,将接收的变流器的电路参数进行缓存,并将缓存的变流器的电路参数进行时钟域转换,得到转换后的变流器的电路参数;对转换后的变流器的电路参数进行数据包头识别和校验;将识别和校验完成后的所述电路参数进行比特量化拼接成待仿真变量,再对待仿真变量进行并行同步,得到并行同步后的待仿真变量;根据并行同步后的待仿真变量进行小步长变流器系统解算仿真,得到电压向量结果;对电压向量结果进行异常结果的判断,并根据判断情况,发送不同判断结果。本发明实现变流器工作情况的快速仿真。
-
公开(公告)号:CN116165742A
公开(公告)日:2023-05-26
申请号:CN202310161920.0
申请日:2023-02-24
Applicant: 东南大学 , 中国电子科技集团公司第五十四研究所
Abstract: 本发明公开了一种集成底部反射层的双层氮化硅光栅耦合器,涉及光通信以及微波光子学领域。其包括自上而下设置的氧化物上包层、第二氮化硅光栅层、氧化物夹层、第一氮化硅光栅层、氧化物下包层、底部反射层以及衬底层,两层光栅都完全包埋在氧化物上下包层中,且在水平和垂直方向都有固定的间距。第一氮化硅光栅层以一定周期和填充占空比均匀排列,第二氮化硅光栅层采用了切趾处理。双层光栅设计能实现很高的指向性,抑制旁瓣。底部反射层采用多层分布式布拉格反射设计,有效防止向下耦合的光场泄露到衬底。
-
公开(公告)号:CN119310872A
公开(公告)日:2025-01-14
申请号:CN202411318535.3
申请日:2024-09-20
Applicant: 东南大学 , 国网江苏省电力有限公司电力科学研究院 , 国网江苏省电力有限公司
Abstract: 本发明公开了一种多节点实时电力系统仿真优化系统,FPGA加速卡内部存储多变流器的电路仿真模型,解算模块采用流水线优化和脉动阵列矩阵乘法,时分复用计算资源,使计算资源消耗降低,时序性能提高。所述FPGA加速卡与仿真主控制器双向连接进行数据交互,所述FPGA加速卡对所述仿真主控制器传输的数据进行识别、拼接和串并转换,以符合解算模块的流水线时序。本发明可以与所述仿真主控制器和真实电网系统组成多节点电网系统的硬件在环实时仿真,并能够通过增加FPGA加速卡的数量提升电路仿真模型的规模,能够在一块FPGA加速卡上部署多个变流器的仿真模型,并对多个变流器的电气行为进行实时准确仿真,能够保证复杂拓扑多节点电网系统的稳定运行。
-
公开(公告)号:CN114866188B
公开(公告)日:2024-01-05
申请号:CN202210474090.2
申请日:2022-04-29
Applicant: 东南大学
Abstract: 本发明公开了一种适用于高可靠低延时无线传输的BCH级联编码方法,对于两个比特长度分别为k1和k2‑n1‑L(k2≥n1+L)的信源序列M1,M2,首先将信源序列M1的k1位信息比特进行BCH(n1,k1)编码,得到长度为n1比特的码字C1。接着对信源序列M2取k2‑n1‑L比特的信息位,并拼接在C1后得长度为k2‑L的比特序列,然后对这k2‑L个比特进行长度为L比特的循环冗余校检计算得到L位校验比特,从而形成k2个待编码比特;最后进行BCH(n2,k2)编码,得到码长为n2比特的码字C2;本发明能够在不需要反馈的情况下,应用于不同的信道环境,适应高可靠低延时无线传输应用。
-
公开(公告)号:CN114866188A
公开(公告)日:2022-08-05
申请号:CN202210474090.2
申请日:2022-04-29
Applicant: 东南大学
Abstract: 本发明公开了一种适用于高可靠低延时无线传输的BCH级联编码方法,对于两个比特长度分别为k1和k2‑n1‑L(k2≥n1+L)的信源序列M1,M2,首先将信源序列M1的k1位信息比特进行BCH(n1,k1)编码,得到长度为n1比特的码字C1。接着对信源序列M2取k2‑n1‑L比特的信息位,并拼接在C1后得长度为k2‑L的比特序列,然后对这k2‑L个比特进行长度为L比特的循环冗余校检计算得到L位校验比特,从而形成k2个待编码比特;最后进行BCH(n2,k2)编码,得到码长为n2比特的码字C2;本发明能够在不需要反馈的情况下,应用于不同的信道环境,适应高可靠低延时无线传输应用。
-
-
-
-