公开(公告)号：CN101504680A

公开(公告)日：2009-08-12

申请号：CN200910030375.1

申请日：2009-03-20

Applicant: 东南大学

Inventor： 杨军 ,  赵兵 ,  李立丰 ,  刘新宁 ,  时龙兴

IPC: G06F17/50

Abstract: 本发明公布了一种时钟偏差局域性优化分析方法，属于ASIC芯片设计流程后端对零偏差时钟树进行时钟偏差调整的技术领域。本发明所述方法采用时钟缓冲器插入的方法对时钟偏差进行调整，最终从整体上提高电路的性能及稳定性。本优化方法可以嵌入业界的通用时钟树综合设计工具中，与现有的标准物理设计流程进行整合。

公开(公告)号：CN101504680B

公开(公告)日：2010-09-01

申请号：CN200910030375.1

申请日：2009-03-20

Applicant: 东南大学

Inventor： 杨军 ,  赵兵 ,  李立丰 ,  刘新宁 ,  时龙兴

IPC: G06F17/50

Abstract: 本发明公布了一种时钟偏差局域性优化分析方法，属于ASIC芯片设计流程后端对零偏差时钟树进行时钟偏差调整的技术领域。本发明所述方法采用时钟缓冲器插入的方法对时钟偏差进行调整，最终从整体上提高电路的性能及稳定性。本优化方法可以嵌入业界的通用时钟树综合设计工具中，与现有的标准物理设计流程进行整合。