公开(公告)号：CN119148973A

公开(公告)日：2024-12-17

申请号：CN202411179808.0

申请日：2024-08-27

Applicant: 东南大学

Inventor： 司鑫 ,  张彦琦 ,  郭安 ,  陈禧 ,  董方圆 ,  张兆阳 ,  张雨彤

IPC: G06F7/501

Abstract: 本发明公开了一种基于或非门的4‑2压缩器近似加法器树电路，属于集成电路设计领域，该电路由多个4‑2压缩器在列上重复排列构成，每个4‑2压缩器由一个28管静态互补全加器和一个或非门级联而成，全局位线GBL上的输入数据与局部位线LBL上的权重数据在数字乘法单元中进行乘操作，将每四个数字计算单元的计算结果送入4‑2压缩器中，经多个4‑2压缩器并行运算后送入一个通道加法器树进行累加后得到最终数字计算单元的运算结果。本发明利用近似逻辑简化计算并减少了内部带宽，以较小的精度成本避免了大量功耗与面积资源的浪费,突破了数字域存内计算电路中大规模加法器树的限制。

公开(公告)号：CN119003449A

公开(公告)日：2024-11-22

申请号：CN202411179810.8

申请日：2024-08-27

Applicant: 东南大学

Inventor： 司鑫 ,  张彦琦 ,  郭安 ,  陈禧 ,  董方圆 ,  张兆阳 ,  张雨彤

IPC: G06F15/78 ,  H03M1/00 ,  H03M1/46 ,  G06F1/3234

Abstract: 本发明公开了一种执行多周期累积的模拟存储量化器电路，属于集成电路领域。该电路由模拟暂存量化电路、低功耗计数器、逐次逼近寄存器型模拟数字转换器(SAR ADC)三部分构成。模拟输入值在第一个阶段中由模拟暂存量化电路进行转换，实现输出比例为1：32的粗粒度量化，计数器用于这一量化结果的存储。在完成本阶段所有周期的转换后进入下一阶段，由SAR ADC读出相应结果，实现剩余电荷值的细粒度量化。计数器的粗略结果和SAR ADC的精细结果相加得到全精度的数字输出结果。本发明的电路降低了模拟域存内计算中ADC的激活频率，既减少了由于ADC引入的转换误差累积对计算精度的限制，提升了模拟域的计算精度，又显著的降低功耗，提升能效。

公开(公告)号：CN119149483A

公开(公告)日：2024-12-17

申请号：CN202411179814.6

申请日：2024-08-27

Applicant: 东南大学

Inventor： 司鑫 ,  张彦琦 ,  郭安 ,  陈禧 ,  董方圆 ,  张兆阳

IPC: G06F15/78

Abstract: 本发明公开了一种闪电型数字/模拟混合域的存内计算电路，属于集成电路设计领域，外部输入数据经过输入缓冲器后与权重数据在存算阵列中完成数字域或模拟域的乘法与部分和累加操作，数字计算输出结果通过多周期加法器树完成最终累加，模拟计算输出结果通过模拟量化电路完成最终量化。该电路支持小卷积层权重固定累积和大卷积层多周期累积两种不同的计算模式，可以实现128至2048累积长度的INT 8MAC操作，受工艺、电压、温度影响小，计算速度快，准确度高，突破了存内计算对于视觉Transformer和大型CNN模型难以在各种累积长度下保持较高能效和推理精度的限制。

公开(公告)号：CN119150943A

公开(公告)日：2024-12-17

申请号：CN202411179813.1

申请日：2024-08-27

Applicant: 东南大学

Inventor： 司鑫 ,  张彦琦 ,  郭安 ,  陈禧 ,  董方圆 ,  张兆阳

IPC: G06N3/084 ,  G06F15/78

Abstract: 本发明公开了一种双正则化网络训练方法，属于网络正则化领域，该方法采用基于权重绝对值的L1归一化和基于权重平方的L2归一化，L1归一化促使权重快速收敛至0，而L2归一化则实现较慢的收敛，该方法将所有权重被分为第一权重组和第二权重组组，第一权重组包含卷积核权重位宽限制范围外的权重，第二权重组包含已满足标准的权重。在双正则化网络训练过程中，第一权重组中的权重进行L1归一化并快速收敛至满足0到3范围内的标准，并转移到第二权重组并进行L2归一化。本发明可以消除超过99.994％的误差点，并产生接近全精度的结果，解决了存内计算电路中权重位宽限制的影响，具有显著的应用价值。