三冗余数据逐级表决系统及方法

    公开(公告)号:CN110413456B

    公开(公告)日:2023-05-26

    申请号:CN201910693300.5

    申请日:2019-07-30

    Abstract: 本发明提供了一种三冗余数据逐级表决系统及方法,包括:三个处理器模块、三个表决模块、两个数据接收转换模块、一组指令接收执行装置;三个处理器模块通过并行总线与三个表决模块交叉互联;其中,每个表决模块均独立完成数据的比对、表决;每个表决模块通过独立串口与两个数据接收转换模块通信连接;两个数据接收转换模块将表决模块发送的表决结果数据进行转换后,得到控制权切换指令,并将控制权切换指令发送给指令接收执行装置;指令接收执行装置根据控制权切换指令实现对三个处理器模块的控制权切换。本发明采用逐级表决的方式进行故障检测,无需进行全数据比对,可以在最初检出故障单机,从而提高了表决实现的效率。

    三冗余数据逐级表决系统及方法

    公开(公告)号:CN110413456A

    公开(公告)日:2019-11-05

    申请号:CN201910693300.5

    申请日:2019-07-30

    Abstract: 本发明提供了一种三冗余数据逐级表决系统及方法,包括:三个处理器模块、三个表决模块、两个数据接收转换模块、一组指令接收执行装置;三个处理器模块通过并行总线与三个表决模块交叉互联;其中,每个表决模块均独立完成数据的比对、表决;每个表决模块通过独立串口与两个数据接收转换模块通信连接;两个数据接收转换模块将表决模块发送的表决结果数据进行转换后,得到控制权切换指令,并将控制权切换指令发送给指令接收执行装置;指令接收执行装置根据控制权切换指令实现对三个处理器模块的控制权切换。本发明采用逐级表决的方式进行故障检测,无需进行全数据比对,可以在最初检出故障单机,从而提高了表决实现的效率。

Patent Agency Ranking