-
公开(公告)号：CN103885421A
公开(公告)日：2014-06-25
申请号：CN201410114996.9
申请日：2014-03-26
Applicant: 上海航天电子通讯设备研究所
IPC: G05B19/418
CPC classification number: Y02P90/02
Abstract: 一种标准总线控制器，其包括指令接口、总线输出接口、总线输入接口、数据接口、接点配置和使能接口、配置寄存器接口、时钟输入接口，与所述指令接口、总线输出接口、总线输入接口、数据接口、节点配置和使能接口、配置寄存器接口、时钟输入接口对应连接的IFU模块、TXU模块、RXU模块、LSU模块、CTU模块、REG模块、CKU模块；通过使用本发明提供的总线控制器，可设计具备基于ARINC659容错总线架构的计算机，或其他电子系统；本发明可移植到不同的平台，特别是各种可满足空间抗辐特性的平台，如高可靠性等级的反熔丝FPGA、SOC芯片等，满足星载计算机或其他星载电子系统的设计和使用要求。
-
公开(公告)号：CN104182305A
公开(公告)日：2014-12-03
申请号：CN201410431388.0
申请日：2014-08-28
Applicant: 上海航天电子通讯设备研究所
IPC: G06F11/16
Abstract: 本发明提供了一种高可靠三模冗余控制和数据管理计算机及其使用方法，该计算机包括了电源模块、固态存储模块、表决控制模块、接口控制模块和三个处理器模块，所述电源模块包括三个电源单元，分别为三个所述处理器模块供电，进而实现对所述固态存储模块、表决控制模块、接口控制模块供电，所述固态存储模块包括三个固态数据存储单元，分别与三个所述处理器模块间实现信号互通，且与地面的测控通讯机实现信号互通，所述表决控制模块包括三个表决控制单元，每个所述表决控制单元均与三个所述处理器模块之间实现信号互通，所述表决控制单元的输出接口均包括1553B总线输出接口、OC门输出接口、RS422通讯输出接口。
-
Patent Agency Ranking
公开(公告)号：CN111580844B
公开(公告)日：2024-02-02
申请号：CN202010390005.5
申请日：2020-05-09
Applicant: 上海航天电子通讯设备研究所
Abstract: 本发明提供了一种支持在轨动态更新的软硬件协同的应用程序维护方法，包括：步骤一，可在轨动态更新的应用程序做三份存储，即所有应用程序都分别存储至主分区、冗余分区1、冗余分区2；步骤二，分别计算三份应用程序目标代码的校验码，并存储；步骤三，定期对应用程序校验码进行维护；步骤四，依据主分区、冗余分区1、冗余分区2的顺序，如果应用程序校验码正确则启动相应分区应用程序；步骤五，如果出现分区的校验码与相应的应用程序不一致，则从3份应用程序取出一份正确应用程序执行。本发明针对现有应用软件可靠性维护措施的不足，结合嵌入式操作系统提供的动态加载特性，实现卫星在轨期间(56)对比文件杨越超等.矿产资源潜力评价数据管理系统更新与维护研究—以中南地区为例《.地质学刊》.2018,第42卷(第3期),第446-451页.
-
公开(公告)号：CN111580844A
公开(公告)日：2020-08-25
申请号：CN202010390005.5
申请日：2020-05-09
Applicant: 上海航天电子通讯设备研究所
Abstract: 本发明提供了一种支持在轨动态更新的软硬件协同的应用程序维护方法，包括：步骤一，可在轨动态更新的应用程序做三份存储，即所有应用程序都分别存储至主分区、冗余分区1、冗余分区2；步骤二，分别计算三份应用程序目标代码的校验码，并存储；步骤三，定期对应用程序校验码进行维护；步骤四，依据主分区、冗余分区1、冗余分区2的顺序，如果应用程序校验码正确则启动相应分区应用程序；步骤五，如果出现分区的校验码与相应的应用程序不一致，则从3份应用程序取出一份正确应用程序执行。本发明针对现有应用软件可靠性维护措施的不足，结合嵌入式操作系统提供的动态加载特性，实现卫星在轨期间对操作系统进行升级，节约研制时间和成本。
-
公开(公告)号：CN110134554A
公开(公告)日：2019-08-16
申请号：CN201910424000.7
申请日：2019-05-21
Applicant: 上海航天电子通讯设备研究所
IPC: G06F11/16
Abstract: 本发明提供了一种同步和自检表决电路，包括三冗余数据调度控制电路、三冗余任务同步电路、三冗余自检顺序表决电路、三冗余表决结果输出电路、三冗余表决结果和状态反馈电路、外部数据交互缓存区控制电路，提供了一种高效率、低成本的基于可编程器件的三冗余任务同步和自检表决电路，对于基于可编程器件的三冗余计算机，解决了高可靠三冗余计算机同步效率和表决决策效率低的问题，确保任务正确执行的同时，更快的检出和隔离故障单机，且因为使用了可编程器件，所以兼具了设计开发周期短、代码移植性强、成本低廉等多种优势。
-
公开(公告)号：CN103885421B
公开(公告)日：2017-04-05
申请号：CN201410114996.9
申请日：2014-03-26
Applicant: 上海航天电子通讯设备研究所
IPC: G05B19/418
CPC classification number: Y02P90/02
Abstract: 一种标准总线控制器，其包括指令接口、总线输出接口、总线输入接口、数据接口、接点配置和使能接口、配置寄存器接口、时钟输入接口，与所述指令接口、总线输出接口、总线输入接口、数据接口、节点配置和使能接口、配置寄存器接口、时钟输入接口对应连接的IFU模块、TXU模块、RXU模块、LSU模块、CTU模块、REG模块、CKU模块；通过使用本发明提供的总线控制器，可设计具备基于ARINC 659容错总线架构的计算机，或其他电子系统；本发明可移植到不同的平台，特别是各种可满足空间抗辐特性的平台，如高可靠性等级的反熔丝FPGA、SOC芯片等，满足星载计算机或其他星载电子系统的设计和使用要求。
-
公开(公告)号：CN110134554B
公开(公告)日：2023-08-22
申请号：CN201910424000.7
申请日：2019-05-21
Applicant: 上海航天电子通讯设备研究所
IPC: G06F11/16
Abstract: 本发明提供了一种同步和自检表决电路，包括三冗余数据调度控制电路、三冗余任务同步电路、三冗余自检顺序表决电路、三冗余表决结果输出电路、三冗余表决结果和状态反馈电路、外部数据交互缓存区控制电路，提供了一种高效率、低成本的基于可编程器件的三冗余任务同步和自检表决电路，对于基于可编程器件的三冗余计算机，解决了高可靠三冗余计算机同步效率和表决决策效率低的问题，确保任务正确执行的同时，更快的检出和隔离故障单机，且因为使用了可编程器件，所以兼具了设计开发周期短、代码移植性强、成本低廉等多种优势。
-
-
-
-
-
-
Search Results
7
records
(took 0.032 seconds)
