中继终端中频处理机
    2.
    发明公开

    公开(公告)号:CN110224740A

    公开(公告)日:2019-09-10

    申请号:CN201910491896.0

    申请日:2019-06-06

    Abstract: 本发明提供了一种中继终端中频处理机,本发明通过SRAM型FPGA,用于实现信号捕获跟踪功能,并兼容RS422串口接口;与所述SRAM型FPGA连接的反熔丝FPGA,用于实现回读刷新功能;与所述FPGA连接的DSP芯片,用于实现波束指向算法功能;与所述SRAM型FPGA连接的FPGA,用于指令解析、工程遥测数据解析和与DSP芯片通信,并解析1553B总线接口或CAN总线接口。本发明针对SSA和SMA中继卫星信号,实现中继终端中频处理机的模块化、一体化和通用化。本发明的硬件具有通用性,软件可重构,可以满足不同型号的任务需求。

    一种自组织方向性网络系统及其通信方法

    公开(公告)号:CN113890582B

    公开(公告)日:2023-09-29

    申请号:CN202111291896.X

    申请日:2021-11-03

    Abstract: 本发明公开了一种自组织方向性网络系统及其通信方法,若干节点,各网络节点包括控制器、频率处理器以及天线装置;天线装置包括按照多维空间坐标系的正负方向分别安装布置的若干天线构件;控制器通过单发射通道控制发射信号经过频率处理器变频放大处理后,选择其中一个维度两个天线构件的发射馈源发射信号,通过双接收通道控制不同维度不同方向的两个天线构件接收馈源接收信号,变频处理后对接收信号分集处理,以使各节点满足发射圆极化、接收线极化设计,从而达到节点间极化损失受控的目的。本发明解决同频半双工工况下功放共用和收发天线隔离问题,通过收发极化设计控制组网终端间随机相对位置造成的极化损失。

    中继终端中频处理机
    4.
    发明授权

    公开(公告)号:CN110224740B

    公开(公告)日:2022-03-25

    申请号:CN201910491896.0

    申请日:2019-06-06

    Abstract: 本发明提供了一种中继终端中频处理机,本发明通过SRAM型FPGA,用于实现信号捕获跟踪功能,并兼容RS422串口接口;与所述SRAM型FPGA连接的反熔丝FPGA,用于实现回读刷新功能;与所述FPGA连接的DSP芯片,用于实现波束指向算法功能;与所述SRAM型FPGA连接的FPGA,用于指令解析、工程遥测数据解析和与DSP芯片通信,并解析1553B总线接口或CAN总线接口。本发明针对SSA和SMA中继卫星信号,实现中继终端中频处理机的模块化、一体化和通用化。本发明的硬件具有通用性,软件可重构,可以满足不同型号的任务需求。

    星载S频段双通道测控接收机

    公开(公告)号:CN106100658B

    公开(公告)日:2018-07-24

    申请号:CN201610531532.7

    申请日:2016-07-07

    Abstract: 本发明公开了一种星载S频段双通道测控接收机。该接收机内部集成了一个PM接收通道、一个DS接收通道和一个公用S频段射频前端,采用一体化电路设计,两个通道互为备份,能接收处理S频段PM/PM测控体制和S频段直接扩频测控体制两种测控体制的信号,接收到的信号不会相互干扰,输出相互独立。相对于单一体制的测控接收机,功能得到了扩展,抗干扰能力、测量精度等性能得到了提升,可靠性和安全性得到了提高,而且在卫星测控分系统要求应答机采用双机备份的情况下,无须增加单机数量以及分系统的体积、重量,节省了卫星系统的开销。

    高动态低信噪比环境下的信号捕获方法

    公开(公告)号:CN107994921A

    公开(公告)日:2018-05-04

    申请号:CN201711210316.3

    申请日:2017-11-27

    Abstract: 本发明提出一种高动态低信噪比环境下的信号捕获方法,适用于扩频或扩跳频系统,该方法包括以下步骤:S1:将长时间数据分解为N个分数据段,通过相关器将分数据段与对应长度的本地码进行相干积分,得到N组积分值,N为2的幂次方数;S2:根据FFT的频率分析范围及所需的频域分析范围确定K组时域插值,对相关器的N组积分值在时域上进行插值运算,获得消除时域渐变特性的K组分段相干插值数据;S3:针对得到的K组数据,对每组分段相干插值数据进行相干累加得到FFT运算所需点数,根据累加结果进行K次FFT运算,得到频域信息。至少大大降低资源消耗。

    星载S频段双通道测控接收机

    公开(公告)号:CN106100658A

    公开(公告)日:2016-11-09

    申请号:CN201610531532.7

    申请日:2016-07-07

    CPC classification number: H04B1/16 H04B7/18502

    Abstract: 本发明公开了一种星载S频段双通道测控接收机。该接收机内部集成了一个PM接收通道、一个DS接收通道和一个公用S频段射频前端,采用一体化电路设计,两个通道互为备份,能接收处理S频段PM/PM测控体制和S频段直接扩频测控体制两种测控体制的信号,接收到的信号不会相互干扰,输出相互独立。相对于单一体制的测控接收机,功能得到了扩展,抗干扰能力、测量精度等性能得到了提升,可靠性和安全性得到了提高,而且在卫星测控分系统要求应答机采用双机备份的情况下,无须增加单机数量以及分系统的体积、重量,节省了卫星系统的开销。

    一种通用收发信机及收发信号处理方法

    公开(公告)号:CN104579410A

    公开(公告)日:2015-04-29

    申请号:CN201510057536.1

    申请日:2015-02-04

    Abstract: 本发明提供了一种通用收发信机及收发信号处理方法,包括信号接收流程和信号发射流程,信号接收流程包括:信号接收模块将自天线获得的接收信号一次接收变频处理后转换为接收中频模拟信号发送给所述数字信号处理模块;数字信号处理模块将所述接收中频模拟信号转换为数字信号数据传输给所述数字信号解调电路;所述信号发射流程包括:数字信号处理模块将自所述数字处理电路获得的待发射数据转换为基带信号传输给所述信号发射模块,信号发射模块将自数字信号处理模块获得的基带信号进行一次发射变频处理后转换为发射信号输出给天线;数字信号处理模块为信号接收模块的一次接收变频和信号发射模块的一次发射变频提供可软件设定的同一变频工作频率。

    一种基于FPGA的直接数字频率合成方法及合成器

    公开(公告)号:CN105846819A

    公开(公告)日:2016-08-10

    申请号:CN201610169001.8

    申请日:2016-03-23

    CPC classification number: H03L7/16

    Abstract: 本发明公开了一种基于FPGA的直接数字频率合成方法及合成器,该方法包括:频率控制字K输入N位相位累加器中,输出的N位相位值作为ROM查找表的地址;将N位相位值拆分为多部分,并将ROM查找表进行相应的拆分,将每部分ROM查找表输出的幅度值进行三角函数运算,输出波形幅度值;将波形幅值输入D/A转换器,转换为需要合成频率的模拟量信号;将模拟量信号输入低通滤波器,输出频率纯净的频率信号。该合成器包括:依次连接的N位相位累加器、ROM查找表、D/A转换器及低通滤波器,N位相位值和ROM查找表分别拆分为多部分,并进行相应的幅值转换。本发明采用较低的设计复杂度和较少的硬件资源有效降低DDS的输出频率杂散。

Patent Agency Ranking