一种基于近似电路脆弱性分析的电路测试方法

    公开(公告)号:CN110334419A

    公开(公告)日:2019-10-15

    申请号:CN201910531138.7

    申请日:2019-06-19

    Abstract: 本发明涉及一种基于近似电路脆弱性分析的电路测试方法,该测试方法包括以下步骤:步骤1:针对近似电路推导某个节点信号翻转时的可靠度公式,进而得到此节点感染时近似电路失效率的计算方法;步骤2:以近似电路中不同节点作为感染源计算失效率并利用关键门节点算法得到关键门节点;步骤3:根据关键门节点和近似电路的所有输出组合的失效率进行近似电路设计和局部选择性加固并最终进行电路测试。本发明可以应用于超大规模集成电路可靠性分析和评估过程,主要针对近年来集成电路领域的研究热点近似电路,分析其失效率和关键门节点,从而有助于改善近似电路设计,降低测试成本。与现有技术相比,本发明具有降低电路测试时间,降低测试成本等优点。

    基于信号概率的电路可靠性评估方法

    公开(公告)号:CN104215893A

    公开(公告)日:2014-12-17

    申请号:CN201410428749.6

    申请日:2014-08-28

    Inventor: 王真 雷景生

    Abstract: 本发明涉及一种基于信号概率的电路可靠性评估方法,读取集成电路门级网表,解析网表得到各个门节点之间的连接结构,提出一种分割算法将电路划分为多个模块,算法保证了分割出的多数模块功能上无冗余,结构上无重叠;每个模块即是一个子电路,对子电路运用PTM方法,依次计算每个模块的可靠度;依据计算独立事件联合概率的思想以模块可靠度乘积评估整个电路的可靠性。针对PTM方法仅能评估小规模电路的问题进行了改进,使其能运用于大规模电路;另一方面集成TP方法、EPP方法以及改进后的PTM方法开发了一个电路可靠性评估平台,可以将其用于在电路的设计阶段计算其可靠度,以便及时对设计结构进行调整。

Patent Agency Ranking