公开(公告)号：CN114417753A

公开(公告)日：2022-04-29

申请号：CN202011174201.5

申请日：2020-10-28

Applicant: 上海复旦微电子集团股份有限公司

Inventor： 王似飞 ,  杨琼华 ,  赖志平 ,  吴昌 ,  徐烈伟 ,  俞军

IPC: G06F30/327 ,  G06F30/34 ,  G06F30/331

Abstract: 本发明实施例提供一种时延数据库的创建方法、时延计算方法及设备，FPGA芯片具有基于重复单元的阵列结构，重复单元包括逻辑重复单元和内部连线重复单元，逻辑重复单元包括第一逻辑重复单元和第二逻辑重复单元，时延数据库的创建方法包括创建路径表，创建路径表包括：确定路径，路径通过第一线段从第一逻辑重复单元的第一引脚、经过N个重复单元、然后通过第二线段连接到第二逻辑重复单元的第二引脚，其中，相邻的重复单元之间通过线段连接，N为大于或等于0的整数；获取路径中各线段分别对应的线段时延；将第一引脚、第二引脚和线段时延存储于路径表中。本发明实施例的技术方案可以提高时延评估的计算速度和准确性，并且具有良好的扩展性。