一种防拆检测方法及电路
    1.
    发明公开

    公开(公告)号:CN114545195A

    公开(公告)日:2022-05-27

    申请号:CN202210025436.0

    申请日:2022-01-11

    Abstract: 本发明涉及芯片安全设计技术领域,公开了一种防拆检测方法及电路,包括检测配置单元、边沿检测单元和电平检测单元。检测配置单元可配置检测开关、检测模式、滤波次数、采样频率;边沿检测单元实现上升沿和下降沿检测电路:待检测信号经过二选一选择器和D触发器生成上升沿检测事件,待检测信号经过反相器、二选一选择器和D触发器生成下降沿检测事件;电平检测单元由计数单元和对比单元构成:计数单元1计数到配置采样频率的计数值后由对比单元1产生脉冲后作用到计数单元2,同时计数单元2依据检测电平计数到滤波次数配置值后由对比单元2产生有效检测事件。本发明提供的防拆检测方法解决了检测方式可配置性低,边沿检测误触发的问题。

    一种时钟频率检测电路
    2.
    发明公开

    公开(公告)号:CN110887992A

    公开(公告)日:2020-03-17

    申请号:CN201911092578.3

    申请日:2019-11-11

    Abstract: 本发明公开了一种时钟频率检测电路。首先,待测时钟通过分频单元1,分频后经过同步单元同步到高频单元分频后的时钟域;其次,经过上升沿产生单元得到脉冲信号;然后,将高频时钟单元产生的高频时钟经过分频单元2得到标尺时钟,经过标尺计数单元计数,储存到计数值存储单元;最后计数值单元存储的标尺计数值分别与期望值对比,分别将结果输出。利用本发明,解决模拟电路检测时钟电路复杂,可配置性低、不灵活的缺点。

    一种实时时钟的数字校准方法及电路

    公开(公告)号:CN112073037A

    公开(公告)日:2020-12-11

    申请号:CN202010804485.5

    申请日:2020-08-12

    Abstract: 本发明涉及集成电路设计技术领域,公开了一种实时时钟的数字校准方法及电路。包括:计数单元、校准值配置单元、译码单元、对比单元、校准脉冲产生单元和逻辑与单元。首先,通过计数单元产生校准窗口(每221个源时钟周期);其次,通过校准值配置单元配置校准值(校准窗口内要减少的时钟脉冲数);再次,译码单元对所配置校准值进行译码得到译码值(校准值对应的校准窗口计数值);然后,通过对比单元进行对比,匹配后产生校准脉冲;最后,通过逻辑与单元将校准脉冲产生单元和源时钟进行逻辑与得到校准后时钟。本发明提供的数字校准方法解决了实时时钟受外部晶振误差影响不准的问题,校准分布均匀,校准精度达到0.477ppm。

Patent Agency Ranking