公开(公告)号：CN102158189A

公开(公告)日：2011-08-17

申请号：CN201110102771.8

申请日：2011-04-22

Applicant: 上海北京大学微电子研究院

Inventor： 刘少龙 ,  严凯 ,  程玉华

IPC: H03F3/45

Abstract: 本发明公开了一种新型的基于二级运放的共模反馈电路，与传统的共模反馈电路相比，极大地加快了共模反馈的速度和稳定度，其特征在于在二级运放的每一级加入共模反馈环路，每一级输出分别进行共模电压的稳定，即将传统的共模反馈环路分为两个，这样，环路长度变短，速度和稳定性得到很大提高。

公开(公告)号：CN103186681A

公开(公告)日：2013-07-03

申请号：CN201110449674.6

申请日：2011-12-29

Applicant: 上海北京大学微电子研究院

Inventor： 刘少龙 ,  程玉华

IPC: G06F17/50

Abstract: 本发明公开了一种集成电路封装的电、热特性协同设计方法与流程。其特征在于在设计阶段充分考虑封装设计的热、电学特性对集成电路性能的影响，同时与核心的集成电路设计进行协同优化，可以根据成本和实现复杂度等因素从封装设计和电路设计两方面优化系统性能，提高封装设计的灵活性。设计方法及流程主要包括封装的物理设计，电学参数提取，热学参数提取，集成电路设计，考虑封装和集成电路的混合模式仿真，输出满足设计要求的集成电路设计及封装的物理设计。

公开(公告)号：CN104701292A

公开(公告)日：2015-06-10

申请号：CN201310650409.3

申请日：2013-12-06

Applicant: 上海北京大学微电子研究院

Inventor： 刘少龙 ,  程玉华

IPC: H01L23/522 ,  H01L23/48 ,  H01L23/488

CPC classification number: H01L2224/16145

Abstract: 本发明公开一种高速IC-QFN封装协同优化设计方法，该方法设计的封装结构，包含一个高速IC芯片和相关控制芯片，通过硅通孔（TSV）实现连接，采用三维封装技术，从而减小了RF芯片引线的寄生效应。对QFN封装，封装中央裸露的焊盘能够很好的吸收多余的热量，能够很好的改善三维封装底部芯片的热应力。考虑到芯片管脚的数目，三维分装主要应用于球栅阵列封装中，由于QFN低廉的成本和成熟的封装工艺，如果在管脚较少的三维封装中能够使用QFN封装，既可以极大的优化高速IC的性能。另外，对于集成度较高的三维封装，封装过程中产生的热应力越来越成为影响芯片性能的重要因素，本发明基于对芯片封装热应力的产生和对高速IC寄生的分析提出一种QFN封装的协同优化设计方法，从减小寄生和减小热应力两方面对QFN封装进行优化。

公开(公告)号：CN103186682A

公开(公告)日：2013-07-03

申请号：CN201110449741.4

申请日：2011-12-29

Applicant: 上海北京大学微电子研究院

Inventor： 刘少龙 ,  程玉华

IPC: G06F17/50

Abstract: 本发明公开了一种新型的包含考虑电子产品封装的电、热及力学特性的协同环境。与传统的电子产品设计，封装方法和流程相比，极大地降低了设计的复杂度，减小了产品设计周期，提高了一次性设计成功率。其特征在于在集总的设计平台上提供了对电子产品封装的电、热、力学特性的全面、准确以及可重构的设计参数和性能、功能预测。通过协同考虑封装、热及力学特性对产品性能的作用，在产品的设计阶段，可以根据设计成本、实现的复杂度等方面考虑从产品核心设计优化、封装优化、热优化、及力学设计优化来优化产品性能。这样一方面保证产品性能的低成本的实现，另外提供了多个设计的自由度，降低了实现性能的复杂度，最重要的是在产品设计阶段能准确评估产品性能的预期，减少了设计迭代。