-
公开(公告)号：CN118012792A
公开(公告)日：2024-05-10
申请号：CN202410120070.4
申请日：2024-01-29
Applicant: 上海交通大学
IPC: G06F13/16
Abstract: 本发明涉及主控与近内存加速器通信技术领域，公开了近内存计算架构中的主控与近内存加速器间直接通信方法，包括：当所述近内存加速器工作时，所述主控和所述近内存加速器之间的存储总线处于空闲状态，将所述存储总线构建为桥接总线，在所述桥接总线上实现桥接通信；在所述主控的存储控制器中增加所述桥接通信的能力来构建桥接存储控制器，通过将不同的主控访问转换为桥接访问，在所述桥接存储控制器中增加若干桥接指令并进行编码，同时设置所述桥接指令自身和交互的时序约束；在近内存加速器上增加接收和处理所述桥接访问的能力构建桥接近内存加速器，通过增加若干多路复用器和桥接控制器实现。在不改变存储器状态的同时避免了引入新的总线。
Search Results
1
records
(took 0.021 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
