一种数字多通道相关处理系统及用于该系统中的缓存模块的输出方法

    公开(公告)号:CN102684831B

    公开(公告)日:2014-09-10

    申请号:CN201210076623.8

    申请日:2012-03-21

    Abstract: 本发明公开了一种数字多通道相关处理系统,包括至少一个采集处理模块、至少一个数据发送模块、至少一个数据接收模块和至少一个相关处理模块,采集处理模块将输入的多通道中频模拟信号进行数字采样和正交滤波处理并打包成帧发送到数据发送模块,数据发送模块将接收的数据帧根据采样时刻分时隙输出到数据接收模块,数据接收模块将接收的数据帧根据采样时刻打包输出到相关处理模块,相关处理模块将接收的数据包进行解包,相关运算并打包成帧输出。本发明还公开了一种用于该系统中的缓存模块的输出方法。本发明的数字多通道相关处理系统及缓存模块的输出方法硬件复杂度低,系统可扩展性高,处理结构通用性强,系统消耗资源少,应用灵活度大。

    一种分数延迟数字滤波器的实现结构

    公开(公告)号:CN102624357B

    公开(公告)日:2014-10-15

    申请号:CN201210072562.8

    申请日:2012-03-19

    Abstract: 本发明提出了一种分数延迟数字滤波器的实现结构。这种结构基于对分数延迟数字滤波器的频率响应函数中自变量z的奇数次和偶数次项的分解,将高阶的分数延迟滤波运算分解为两个低阶的分数延迟滤波运算和一个复数乘法运算,减少了以延迟参数为自变量的目标拟合曲线的变化范围,进而降低了曲线拟合阶数,减少了滤波器抽头个数,从而在不降低延迟精度的情况下,减少了分数延迟数字滤波器实现所需的硬件资源。

    一种数字多通道相关处理系统及用于该系统中的缓存模块的输出方法

    公开(公告)号:CN102684831A

    公开(公告)日:2012-09-19

    申请号:CN201210076623.8

    申请日:2012-03-21

    Abstract: 本发明公开了一种数字多通道相关处理系统,包括至少一个采集处理模块、至少一个数据发送模块、至少一个数据接收模块和至少一个相关处理模块,采集处理模块将输入的多通道中频模拟信号进行数字采样和正交滤波处理并打包成帧发送到数据发送模块,数据发送模块将接收的数据帧根据采样时刻分时隙输出到数据接收模块,数据接收模块将接收的数据帧根据采样时刻打包输出到相关处理模块,相关处理模块将接收的数据包进行解包,相关运算并打包成帧输出。本发明还公开了一种用于该系统中的缓存模块的输出方法。本发明的数字多通道相关处理系统及缓存模块的输出方法硬件复杂度低,系统可扩展性高,处理结构通用性强,系统消耗资源少,应用灵活度大。

    一种分数延迟数字滤波器的实现结构

    公开(公告)号:CN102624357A

    公开(公告)日:2012-08-01

    申请号:CN201210072562.8

    申请日:2012-03-19

    Abstract: 本发明提出了一种分数延迟数字滤波器的实现结构。这种结构基于对分数延迟数字滤波器的频率响应函数中自变量z的奇数次和偶数次项的分解,将高阶的分数延迟滤波运算分解为两个低阶的分数延迟滤波运算和一个复数乘法运算,减少了以延迟参数为自变量的目标拟合曲线的变化范围,进而降低了曲线拟合阶数,减少了滤波器抽头个数,从而在不降低延迟精度的情况下,减少了分数延迟数字滤波器实现所需的硬件资源。

Patent Agency Ranking