-
公开(公告)号：CN104699448A
公开(公告)日：2015-06-10
申请号：CN201510125945.0
申请日：2015-03-20
Applicant: 上海交通大学
Abstract: 本发明公开了一种FAST协议的并行解码系统及其实现方法，该系统包括：掩码模块，接收数据输入，从输入的数据中提取若干最高位作为停止位标志以控制该掩码模块的输出，该掩码模块根据该若干位停止位，对输入的数据进行字段分隔；命令模块，接收并存储从该掩码模块中分割后的字段，然后使用状态机控制，把输入字段与FAST模板信息进行并行匹配；解码模块，利用四个并行的解码单元并行负责命令模块传递的字段的解码，每个单元负责一个字段的解码,本发明通过并行的分隔字段与解码，可以有效提高系统的解码速度，同时，通过存储参数化的模板信息，可以降低更换模板的开销。
Search Results
1
records
(took 0.013 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
