微型电脑
    1.
    发明授权

    公开(公告)号:CN1194291C

    公开(公告)日:2005-03-23

    申请号:CN02104512.7

    申请日:2002-02-07

    Inventor: 宫本太裕

    Abstract: 在可重写非易失性存储器,数据用EEPROM或程序用EEPROM等中所写的金额数据和程序有被窜改的危险。作为解决方法,提供一种微型电脑,其具有数据用EEPROM和程序用EEPROM,在其指定区域写有规定的锁定码,包括与数据用EEPROM相连接的读出该锁定码并译码的锁定码译码电路、由这个输出在从外部串行输入的模式位进行规定的演算处理的逻辑电路以及用这个输出译码演算处理过的模式位,并将其结果送往功能块的模式位译码电路。

    微型电脑
    2.
    发明公开

    公开(公告)号:CN1371046A

    公开(公告)日:2002-09-25

    申请号:CN02104512.7

    申请日:2002-02-07

    Inventor: 宫本太裕

    Abstract: 在可重写非易失性存储器,数据用EEPROM或程序用EEPROM等中所写的金额数据和程序有被窜改的危险。作为解决方法,提供一种微型电脑,其具有数据用EEPROM和程序用EEPROM,在其指定区域写有规定的锁定码,包括与数据用EEPROM相连接的读出该锁定码并译码的锁定码译码电路、由这个输出在从外部串行输入的模式位进行规定的演算处理的逻辑电路以及用这个输出译码演算处理过的模式位,并将其结果送往功能块的模式位译码电路。

    通信设备
    5.
    发明授权

    公开(公告)号:CN1084565C

    公开(公告)日:2002-05-08

    申请号:CN96110607.7

    申请日:1996-06-19

    Inventor: 宫本太裕

    CPC classification number: H04L27/18 G06K19/0723

    Abstract: 一种通信设备,包括带有时钟发生电路(690),解调电路(620),波特率发生器(641)和移位寄存器(642),时钟发生电路用于从所接收的载波信号中产生时钟信号,解调电路从所述载波信号中提取数据并输出数据,以及当载波信号的相位改变时,用于输出一个标示载波信号的相位发生改变的信号,波特率发生器用于当收到该信号时,复位所述时钟信号的分频过程以从其初始状态重新开始进行时钟信号的分频过程来产生采样信号。

    DSRC车载器
    6.
    发明公开

    公开(公告)号:CN1471013A

    公开(公告)日:2004-01-28

    申请号:CN03110210.7

    申请日:2003-04-04

    Inventor: 宫本太裕

    CPC classification number: G07B15/063

    Abstract: 在基于ETC车载器的DSRC车载器中,实现向多应用的对应。在DSRC通信系统用的DSRC车载器中,ETC-SAM具备:指令判定单元,其判定在HOST与保持有利用者信息的IC卡之间通信的通信信号中包含的指令种类;指令控制单元,其根据指令判定单元的判定结果来控制是否解析该指令。

    通信设备
    7.
    发明公开

    公开(公告)号:CN1152827A

    公开(公告)日:1997-06-25

    申请号:CN96110607.7

    申请日:1996-06-19

    Inventor: 宫本太裕

    CPC classification number: H04L27/18 G06K19/0723

    Abstract: 一种通信设备,包括带有时钟发生电路(690),解调电路(620),波特率发生器(641)和移位寄存器(642),时钟发生电路用于从所接收的载波信号中产生时钟信号,解调电路从所述载波信号中提取数据并输出数据,以及当载波信号的相位改变时,用于输出一个标示载波信号的相位发生改变的信号,波特率发生器用于当收到该信号时,复位所述时钟信号的分频过程以从其初始状态重新开始进行时钟信号的分频过程来产生采样信号。

    闪速存储器卡
    8.
    发明公开

    公开(公告)号:CN1140315A

    公开(公告)日:1997-01-15

    申请号:CN95116978.5

    申请日:1995-08-28

    Inventor: 宫本太裕

    CPC classification number: G11C16/16 G11C2216/20

    Abstract: 通过规定所对应的多个闪速存储器器件的物理块组的地址从而把多个连续逻辑块的地址分别分配到多个闪速存储器器件上来管理多个连续逻辑块的地址。当从外部输入块擦除命令时,向至少多个含有被擦物理块的闪速存储器器件中的两个分别发送芯片允许信号,使得存在着至少两个闪速存储器器件同时处于忙的时间段。

Patent Agency Ranking