-
公开(公告)号:CN101753250A
公开(公告)日:2010-06-23
申请号:CN200910167035.3
申请日:2009-08-17
Applicant: 三菱电机株式会社
CPC classification number: H04B10/572
Abstract: 本发明的目的在于提供一种光发送装置,其能够具备不需要复杂的计算的输出光波长的外部通知功能。光收发机(100)具备光发送机(101)。光发送机(101)对应于DAC(103)的设定使输出光(203)的波长变化。被分束器(110、111)分割的光被分别输入PD(107)、波长滤波器(109)。利用ADC(104)测定到的数字值与利用ADC(105)测定到的数字值的商被计算出。根据该商,在不进行波长滤波器(109)的特性的校正计算的状态下决定存储器地址(m)。根据该存储器地址(m),参照波长通知表决定波长通知值。将该波长通知值通知系统主机(200)。
-
公开(公告)号:CN1174546C
公开(公告)日:2004-11-03
申请号:CN02107865.3
申请日:2002-03-25
Applicant: 三菱电机株式会社
IPC: H03F3/04
CPC classification number: H03F1/301 , H03F3/45704
Abstract: 本发明的课题是,获得即使输入信号的输入公共电平发生变动,也能输出其电平随输入信号而变化的信号的半导体集成电路。具有使电流从电源电压VDD流向节点N1的晶体管MP1、使电流从节点N1流向接地电压GND的晶体管MP2、响应于输入信号驱动节点N1的倒相器IN1、以及响应于节点N1的电压驱动节点N2的倒相器IN3。
-
公开(公告)号:CN1187891C
公开(公告)日:2005-02-02
申请号:CN02107940.4
申请日:2002-03-18
Applicant: 三菱电机株式会社
IPC: H03F3/04
CPC classification number: H03F3/45708 , H03F2203/45401
Abstract: 本发明旨在提供即使输入信号的输入公共电平变化,也能产生其电平随输入信号而变化的输出信号的半导体集成电路。所述半导体集成电路中设有:差动放大器12;用以检测输入信号A、B的公共电平的公共电平检测电路14;以及基于检测到的公共电平,产生适合加于构成差动放大器12恒流源的MOS晶体管的栅极的偏压的偏压产生电路16。
-
公开(公告)号:CN1381947A
公开(公告)日:2002-11-27
申请号:CN02107865.3
申请日:2002-03-25
Applicant: 三菱电机株式会社
IPC: H03F3/04
CPC classification number: H03F1/301 , H03F3/45704
Abstract: 本发明的课题是,获得即使输入信号的输入公共电平发生变动,也能输出其电平随输入信号而变化的信号的半导体集成电路。具有使电流从电源电压VDD流向节点N1的晶体管MP1、使电流从节点N1流向接地电压GND的晶体管MP2、响应于输入信号驱动节点N1的倒相器IN1、以及响应于节点N1的电压驱动节点N2的倒相器IN3。
-
公开(公告)号:CN1467963A
公开(公告)日:2004-01-14
申请号:CN03107044.2
申请日:2003-02-28
Applicant: 三菱电机株式会社
IPC: H04L12/40
CPC classification number: H04L29/1232 , H04L61/2092
Abstract: 本发明可向与网络新连接的终端自动且迅速地分配逻辑网络地址。网络终端10的数据保持部分14保持自身的装置地址(DA)的值及表示该DA是否为包含于与自身同一网络地址(NA)中的DA中的最大值的信息。与网络新连接的终端若向网络发送请求地址赋予的地址请求数据,则该时刻中具有最大的DA的终端对其作出响应,发送表示自身地址(即最大的DA)的DA赋予数据。接收了DA赋予数据的新终端将比最大的DA大的值设定为自身的DA。
-
公开(公告)号:CN1381948A
公开(公告)日:2002-11-27
申请号:CN02107940.4
申请日:2002-03-18
Applicant: 三菱电机株式会社
IPC: H03F3/04
CPC classification number: H03F3/45708 , H03F2203/45401
Abstract: 本发明旨在提供即使输入信号的输入公共电平变化,也能产生其电平随输入信号而变化的输出信号的半导体集成电路。所述半导体集成电路中设有:差动放大器12;用以检测输入信号A、B的公共电平的公共电平检测电路14;以及基于检测到的公共电平,产生适合加于构成差动放大器12恒流源的MOS晶体管的栅极的偏压的偏压产生电路16。
-
公开(公告)号:CN1232039C
公开(公告)日:2005-12-14
申请号:CN02120622.8
申请日:2002-05-27
Applicant: 三菱电机株式会社
IPC: H03K19/094
CPC classification number: H03K17/6872 , H03K17/162
Abstract: 本发明的课题是提供在根据输入的信号使输出信号的逻辑电平变化时可抑制该输出信号的信号波形的紊乱的半导体集成电路。驱动电路12生成按照输入信号X的从H至L的变化分别从L至H变化、按照输入信号X的从L至H的变化分别从H至L变化的控制信号A1、A2以及按照输入信号X的从H至L的变化分别从H至L变化、按照输入信号X的从L至H的变化分别从L至H变化的控制信号B1、B2,分别供给MOS晶体管MA1、MA2、MB1、MB2的栅端子。调整这4个控制信号A1~B2的逻辑电平的变化时序,以便产生4个MOS晶体管MA1~MB2同时导通或关断的期间。
-
公开(公告)号:CN1393995A
公开(公告)日:2003-01-29
申请号:CN02120622.8
申请日:2002-05-27
Applicant: 三菱电机株式会社
IPC: H03K19/094
CPC classification number: H03K17/6872 , H03K17/162
Abstract: 本发明的课题是提供在根据输入的信号使输出信号的逻辑电平变化时可抑制该输出信号的信号波形的紊乱的半导体集成电路。驱动电路12生成按照输入信号X的从H至L的变化分别从L至H变化、按照输入信号X的从L至H的变化分别从H至L变化的控制信号A1、A2以及按照输入信号X的从H至L的变化分别从H至L变化、按照输入信号X的从L至H的变化分别从L至H变化的控制信号B1、B2,分别供给MOS晶体管MA1、MA2、MB1、MB2的栅端子。调整这4个控制信号A1~B2的逻辑电平的变化时序,以便产生4个MOS晶体管MA1~MB2同时导通或关断的期间。
-
-
-
-
-
-
-