微处理机及多处理机系统

    公开(公告)号:CN1181550A

    公开(公告)日:1998-05-13

    申请号:CN97113851.6

    申请日:1997-06-27

    Inventor: 近藤弘郁

    CPC classification number: G06F15/177 G06F1/24 G06F9/4405

    Abstract: 获得一种具有用于多处理机系统时使系统初始化用的简单机构的微处理机。即使输入了复原信号RST,处理机10内的存储元件的内容被复原的CPU11也不通过外部总线I/F部13取出外部存储装置中存储的复原处理程序,故不执行。应答外部中断信号INT,CPU11通过内部数据总线20取入内部DRAM15中存储的外部中断处理程序,通过执行该程序中含有的初始化处理程序,处理机10被初始化。处理机10不使用复原信号RST,利用现有的中断处理机构就能进行初始化。

    微处理机及多处理机系统

    公开(公告)号:CN1117315C

    公开(公告)日:2003-08-06

    申请号:CN97113851.6

    申请日:1997-06-27

    Inventor: 近藤弘郁

    CPC classification number: G06F15/177 G06F1/24 G06F9/4405

    Abstract: 获得一种具有用于多处理机系统时使系统初始化用的简单机构的微处理机。即使输入了复原信号RST,处理机(10)内的存储元件的内容被复原的CPU(11)也不通过外部总线I/F部(13)取出外部存储装置中存储的复原处理程序,故不执行。应答外部中断信号INT,CPU(11)通过内部数据总线(20)取入内部DRAM(15)中存储的外部中断处理程序,通过执行该程序中含有的初始化处理程序,处理机(10)被初始化。处理机(10)不使用复原信号RST,利用现有的中断处理机构就能进行初始化。

    微处理器
    3.
    发明公开

    公开(公告)号:CN1177143A

    公开(公告)日:1998-03-25

    申请号:CN97113401.4

    申请日:1997-05-23

    CPC classification number: G06F13/1605 G06F13/4027

    Abstract: 一种外部也有总线主控器的微处理器,它将DRAM及超高速缓存器安装在内部。在微处理器101中,通过写入缓冲器5、选择器7或DRAM27、超高速缓存器28、IQ8分别连接在总线D〈0∶127〉上。用数据总线D〈0∶15〉连接总线ID〈0∶127〉、微处理器101和外部存储器4、外部总线主控器41,中间装有BIU3。用地址总线58、控制总线56、57连接微处理器101、外部存储器4、外部总线主控器41。BIU3控制对微处理器的内部存储器及其外部连接的存储器的访问。

    微处理器
    4.
    发明授权

    公开(公告)号:CN1103967C

    公开(公告)日:2003-03-26

    申请号:CN97113401.4

    申请日:1997-05-23

    CPC classification number: G06F13/1605 G06F13/4027

    Abstract: 一种外部也有总线主控器的微处理器,它将DRAM及超高速缓存器安装在内部。在微处理器(101)中,通过写入缓冲器(5)、选择器(7)或DRAM(27)、超高速缓存器(28)、IQ(8)分别连接在总线D 上。用数据总线D 连接总线ID 、微处理器(101)和外部存储器(4)、外部总线主控器(41),中间装有BIU(3)。用地址总线(58)、控制总线(56、57)连接微处理器(101)、外部存储器(4)、外部总线主控器(41)。BIU(3)控制对微处理器的内部存储器及其外部连接的存储器的访问。

Patent Agency Ranking