-
公开(公告)号：CN1096023C
公开(公告)日：2002-12-11
申请号：CN97111297.5
申请日：1997-05-23
Applicant: 三菱电机株式会社
CPC classification number: G06F12/0891 , G06F1/26 , Y02D10/13
Abstract: 提供具备控制处理电路及存储电路的工作的控制电路，并且操作性好的集成电路装置。如果从CPU1向控制器5中具备的寄存器RG写入“10”，则输入到门10一个输入端子上的CPU用的时钟屏蔽信号CMS1的逻辑为“0”，时钟信号CLK被门10切断不能传到CPU1上。由此，CPU1停止，抑制了CPU1中的功耗。为了从该状态恢复，使用者经由端子T1把中断请求输入到控制器5上。
-
公开(公告)号：CN1186275A
公开(公告)日：1998-07-01
申请号：CN97111297.5
申请日：1997-05-23
Applicant: 三菱电机株式会社
CPC classification number: G06F12/0891 , G06F1/26 , Y02D10/13
Abstract: 提供具备控制处理电路及存储电路的工作的控制电路,并且操作性好的集成电路装置。如果从CPU1向控制器5中具备的寄存器RG写入“10”,则输入到门10一个输入端子上的CPU用的时钟屏蔽信号CMS1的逻辑为“0”,时钟信号CLK被门10切断不能传到CPU1上。由此,CPU1停止,抑制了CPU1中的功耗。为了从该状态恢复,使用者经由端子T1把中断请求输入到控制器5上。
-
公开(公告)号：CN1181548A
公开(公告)日：1998-05-13
申请号：CN97113846.X
申请日：1997-06-27
Applicant: 三菱电机株式会社
IPC: G06F15/00
CPC classification number: G06F13/1652
Abstract: 一种在同一芯片上形成了CPU及存储器的半导体装置,包括:CPU110、内装DRAM120及存储器控制器160;存储器控制器160进行控制,以使CPU110能够对内装DRAM120进行互锁访问。
-
Patent Agency Ranking
-
公开(公告)号：CN1095116C
公开(公告)日：2002-11-27
申请号：CN97103068.5
申请日：1997-03-19
Applicant: 三菱电机株式会社
IPC: G06F9/32
CPC classification number: G06F9/30145 , G06F9/3005 , G06F9/30149 , G06F9/30152 , G06F9/3016 , G06F9/30167 , G06F9/30181 , G06F9/322
Abstract: 一种备有两种指令长度代码的处理机，通过缩小代码尺寸及减少H/W量来达到高速化。在该处理机中将指令码的配置方法限制在以下2种。即(1)将2个16位长指令码存储在32位长的字边界内，(2)将单一的32位长指令码直接存储在32位字边界内。再将分支目标的地址限制在32位字边界内，同时在各指令码的MSB上设置1位的指令长度标识符，进行指令码的执行顺序的控制。从而处理机内的从指令读取部至指令译码部的传输路径变为2种。
-
公开(公告)号：CN1177140A
公开(公告)日：1998-03-25
申请号：CN97103068.5
申请日：1997-03-19
Applicant: 三菱电机株式会社
IPC: G06F9/32
CPC classification number: G06F9/30145 , G06F9/3005 , G06F9/30149 , G06F9/30152 , G06F9/3016 , G06F9/30167 , G06F9/30181 , G06F9/322
Abstract: 一种备有两种指令长度代码的处理机,通过缩小代码尺寸及减少H/W量来达到高速化。在该处理机中将指令码的配置方法限制在以下2种。即(1)将2个16位长指令码存储在32位长的字边界内,(2)将单一的32位长指令码直接存储在32位字边界内。再将分支目标的地址限制在32位字边界内,同时在各指令码的MSB上设置1位的指令长度标识符,进行指令码的执行顺序的控制。从而处理机内的从指令读取部至指令译码部的传输路径变为2种。
-
公开(公告)号：CN1152431C
公开(公告)日：2004-06-02
申请号：CN98109329.9
申请日：1998-05-27
Applicant: 三菱电机株式会社
Inventor： 岩田俊一
IPC: H01L27/00
CPC classification number: G11C11/406 , G11C29/02
Abstract: 每隔固定时间间隔进行更新，所以作成使总线存取与更新合在一起的测试程序很麻烦，测试费时间，在老化测试中不能进行读出干扰测试。在把CPU，DRAM，和总线控制器集成于同一芯片的集成电路中，总线控制器具有更新控制电路。更新控制电路具有：以固定时间间隔输出更新要求的更新要求电路；用与上述固定时间间隔不同的定时输出更新要求的强制更新要求电路；强制性地禁止上述更新要求的更新要求禁止电路。
-
公开(公告)号：CN1212464A
公开(公告)日：1999-03-31
申请号：CN98109329.9
申请日：1998-05-27
Applicant: 三菱电机株式会社
Inventor： 岩田俊一
IPC: H01L27/00
CPC classification number: G11C11/406 , G11C29/02
Abstract: 每隔固定时间间隔进行更新,所以作成使总线存取与更新合在一起的测试程序很麻烦,测试费时间,在老化测试中不能进行读出干扰测试。在把CPU,DRAM,和总线控制器集成于同一芯片的集成电路中,总线控制器具有更新控制电路。更新控制电路具有:以固定时间间隔输出更新要求的更新要求电路;用与上述固定时间间隔不同的定时输出更新要求的强制更新要求电路;强制性地禁止上述更新要求的更新要求禁止电路。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.018 seconds)
