公开(公告)号：CN101281893A

公开(公告)日：2008-10-08

申请号：CN200810088947.7

申请日：2008-04-01

Applicant: 三洋电机株式会社 ,  三洋半导体株式会社

Inventor： 森川成洋 ,  稻叶裕一 ,  后藤祐治

IPC: H01L23/482

CPC classification number: H01L24/05 ,  H01L2224/02166 ,  H01L2224/05093 ,  H01L2224/05095 ,  H01L2224/05096 ,  H01L2224/05556 ,  H01L2224/05624 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01022 ,  H01L2924/01028 ,  H01L2924/01033 ,  H01L2924/0105 ,  H01L2924/01074 ,  H01L2924/01082 ,  H01L2924/04941 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/00

Abstract: 本发明提供一种半导体装置，该半导体装置具有可以缓和施加在焊盘上的机械应力的结构。在第2层间绝缘膜(9)上以覆盖第3配线层(11)的方式形成有第3层间绝缘膜(13)，该第3层间绝缘膜(13)具有导通孔(12)。在导通孔(12)内形成有第3导电层(14)。第3层间绝缘膜(13)是由平面形状为六边形的多个柱状层间绝缘膜(13a)集合而构成的。而且，以包围各柱状层间绝缘膜(13a)周围的方式形成有导通孔(12)和第3导电层(14)。形成了通过第3导电层(14)与第3配线层(11)电连接的第4配线层(15)。第4配线层(15)是本实施方式中的顶层配线层，为起到焊盘作用的层。

公开(公告)号：CN101236930A

公开(公告)日：2008-08-06

申请号：CN200810002638.3

申请日：2008-01-14

Applicant: 三洋电机株式会社 ,  三洋半导体株式会社

Inventor： 稻叶裕一 ,  山田裕 ,  森川成洋

IPC: H01L21/8247 ,  H01L27/115

CPC classification number: H01L27/115 ,  H01L29/42324 ,  H01L29/66825 ,  H01L29/7881

Abstract: 一种半导体装置的制造方法，防止存储区域的配线层的露出，且防止配线电阻的变动及可靠性劣化。在焊盘电极(20)及层间绝缘膜(2C)上形成SiO2膜(21)作为使紫外线透过的蚀刻阻止膜。之后，将焊盘电极(20)上的SiO2膜(21)选择性蚀刻除去，在EPROM区域上残留SiO2膜(21)。之后，在SiO2膜(21)上及除去了SiO2膜(21)的焊盘电极(20)上形成氮化硅膜(23)及聚酰亚胺膜(24)作为紫外线不能透过的保护膜。之后，将焊盘电极(20)上及EPROM区域上的氮化硅膜(23)及聚酰亚胺膜(24)选择性地蚀刻除去。此时，由于SiO2膜(21)作为蚀刻阻止膜起作用，因此，可防止SiO2膜(21)下层的层间绝缘膜(2C)被消去而导致控制栅线金属层(19)露出。

公开(公告)号：CN101281893B

公开(公告)日：2010-06-16

申请号：CN200810088947.7

申请日：2008-04-01

Applicant: 三洋电机株式会社 ,  三洋半导体株式会社

Inventor： 森川成洋 ,  稻叶裕一 ,  后藤祐治

IPC: H01L23/482

CPC classification number: H01L24/05 ,  H01L2224/02166 ,  H01L2224/05093 ,  H01L2224/05095 ,  H01L2224/05096 ,  H01L2224/05556 ,  H01L2224/05624 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01022 ,  H01L2924/01028 ,  H01L2924/01033 ,  H01L2924/0105 ,  H01L2924/01074 ,  H01L2924/01082 ,  H01L2924/04941 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/00

Abstract: 本发明提供一种半导体装置，该半导体装置具有可以缓和施加在焊盘上的机械应力的结构。在第2层间绝缘膜(9)上以覆盖第3配线层(11)的方式形成有第3层间绝缘膜(13)，该第3层间绝缘膜(13)具有导通孔(12)。在导通孔(12)内形成有第3导电层(14)。第3层间绝缘膜(13)是由平面形状为六边形的多个柱状层间绝缘膜(13a)集合而构成的。而且，以包围各柱状层间绝缘膜(13a)周围的方式形成有导通孔(12)和第3导电层(14)。形成了通过第3导电层(14)与第3配线层(11)电连接的第4配线层(15)。第4配线层(15)是本实施方式中的顶层配线层，为起到焊盘作用的层。

公开(公告)号：CN101236930B

公开(公告)日：2010-06-16

申请号：CN200810002638.3

申请日：2008-01-14

Applicant: 三洋电机株式会社 ,  三洋半导体株式会社

Inventor： 稻叶裕一 ,  山田裕 ,  森川成洋

IPC: H01L21/8247 ,  H01L27/115

CPC classification number: H01L27/115 ,  H01L29/42324 ,  H01L29/66825 ,  H01L29/7881

Abstract: 一种半导体装置的制造方法，防止存储区域的配线层的露出，且防止配线电阻的变动及可靠性劣化。在焊盘电极(20)及层间绝缘膜(2C)上形成SiO2膜(21)作为使紫外线透过的蚀刻阻止膜。之后，将焊盘电极(20)上的SiO2膜(21)选择性蚀刻除去，在EPROM区域上残留SiO2膜(21)。之后，在SiO2膜(21)上及除去了SiO2膜(21)的焊盘电极(20)上形成氮化硅膜(23)及聚酰亚胺膜(24)作为紫外线不能透过的保护膜。之后，将焊盘电极(20)上及EPROM区域上的氮化硅膜(23)及聚酰亚胺膜(24)选择性地蚀刻除去。此时，由于SiO2膜(21)作为蚀刻阻止膜起作用，因此，可防止SiO2膜(21)下层的层间绝缘膜(2C)被消去而导致控制栅线金属层(19)露出。