-
公开(公告)号:CN102142279A
公开(公告)日:2011-08-03
申请号:CN201110021219.6
申请日:2011-01-14
IPC: G11C16/06
Abstract: 本发明提供了一种即使在验证时数据读出的分辨能力也不会降低,且即使电源电压降低也能够进行稳定的读出动作的半导体存储装置。本发明的读出电路(13)具有:将存储器单元(MC)的单元电流(Icell)变换为电压数据(Vdata)的电流电压变换电路(20)、以及将电压数据(Vdata)与基准电压(Vref)进行比较的读出放大器(30)。电流电压变换电路(20)构成为包括经由位线(BLj)与存储器单元(MC)连接的可变负载电阻。可变负载电阻构成为包括:作为负载电阻的P沟道型MOS晶体管(T11、T14、T17)、以及构成开关电路的P沟道型MOS晶体管(T13、T16、T19)。
-
公开(公告)号:CN102142279B
公开(公告)日:2014-07-02
申请号:CN201110021219.6
申请日:2011-01-14
IPC: G11C16/06
Abstract: 本发明提供了一种即使在验证时数据读出的分辨能力也不会降低,且即使电源电压降低也能够进行稳定的读出动作的半导体存储装置。本发明的读出电路(13)具有:将存储器单元(MC)的单元电流(Icell)变换为电压数据(Vdata)的电流电压变换电路(20)、以及将电压数据(Vdata)与基准电压(Vref)进行比较的读出放大器(30)。电流电压变换电路(20)构成为包括经由位线(BLj)与存储器单元(MC)连接的可变负载电阻。可变负载电阻构成为包括:作为负载电阻的P沟道型MOS晶体管(T11、T14、T17)、以及构成开关电路的P沟道型MOS晶体管(T13、T16、T19)。
-