公开(公告)号：CN1577750A

公开(公告)日：2005-02-09

申请号：CN200410061825.0

申请日：2004-06-25

Applicant: 三洋电机株式会社

Inventor： 福田干夫

IPC: H01L21/28 ,  H01L21/314 ,  H01L27/04

CPC classification number: H01L28/75

Abstract: 通过使处于电容膜的下部的硅化钨层再结晶化来使耐压提高。在将多晶硅膜2和硅化钨膜3A作为下部电极使用的电容元件的作成中，通过在对作为电容膜使用的氧化硅膜6进行成膜前进行使用了RTA装置的加热处理，使硅化钨膜3A再结晶化。由此，可防止氧化硅膜6与硅化钨膜3A的接触成为不均匀的状态，可大幅度地提高电容膜的耐压，可增加电容元件能蓄积的电荷量，可将电容元件应用于高耐压的半导体器件。

公开(公告)号：CN1305114C

公开(公告)日：2007-03-14

申请号：CN200410061825.0

申请日：2004-06-25

Applicant: 三洋电机株式会社

Inventor： 福田干夫

IPC: H01L21/28 ,  H01L21/314 ,  H01L27/04

CPC classification number: H01L28/75

Abstract: 通过使处于电容膜的下部的硅化钨层再结晶化来使耐压提高。在将多晶硅膜2和硅化钨膜3A作为下部电极使用的电容元件的作成中，通过在对作为电容膜使用的氧化硅膜6进行成膜前进行使用了RTA装置的加热处理，使硅化钨膜3A再结晶化。由此，可防止氧化硅膜6与硅化钨膜3A的接触成为不均匀的状态，可大幅度地提高电容膜的耐压，可增加电容元件能蓄积的电荷量，可将电容元件应用于高耐压的半导体器件。

公开(公告)号：CN1773685A

公开(公告)日：2006-05-17

申请号：CN200510120324.X

申请日：2005-11-08

Applicant: 三洋电机株式会社

Inventor： 福田干夫 ,  藤岛达也

IPC: H01L21/336 ,  H01L21/8239

CPC classification number: H01L27/11521 ,  H01L21/28273 ,  H01L27/115 ,  H01L29/42324

Abstract: 一种含有非易失性半导体存储装置的半导体装置的制造方法，提高其可靠性及成品率。在半导体衬底(1)上经由栅极绝缘膜(2)形成第一多晶硅膜(3)。进而形成具有第一开口部(101)的第二氮化硅膜(8)，以其为掩模，蚀刻第一多晶硅膜(3)。其次，在第一开口部形成具有第二开口部(103)的衬垫膜(9A)。然后，在氨气环境中进行第一退火处理，形成第一防氧化层(9N)。进而形成源极区域(11)、源线(12)、源线盖膜(13)、浮动栅(3A)、隧道绝缘膜(14A)、控制栅(15A)、及漏极区域(17)等。

公开(公告)号：CN100527387C

公开(公告)日：2009-08-12

申请号：CN200610004866.5

申请日：2006-01-10

Applicant: 三洋电机株式会社

Inventor： 藤岛达也 ,  福田干夫 ,  塚田雄二 ,  绪方敬士 ,  饭田伊豆雄

IPC: H01L21/8234

CPC classification number: H01L27/0629 ,  H01L21/823462 ,  H01L28/40

Abstract: 一种半导体装置的制造方法，在同一半导体衬底上具有电容和MOS晶体管的半导体装置中，防止电容的绝缘破坏。在P型半导体衬底(1)的整个面上形成作为高耐压MOS晶体管的栅极绝缘膜的SiO2膜(11)。在覆盖高耐压MOS晶体管形成区域R1及与电容形成区域R4邻接的槽绝缘膜(7a、7b)边缘的SiO2膜(11a)的一部分上选择地形成光致抗蚀层(12)，并以该光致抗蚀层(12)为掩模，蚀刻除去SiO2膜(11)。在进行该蚀刻时，由于以光致抗蚀层(12)为掩模，故与电容邻接的槽绝缘膜(7a、7b)的边缘不会过度损伤。将该蚀刻时残留的SiO2膜(11a)和之后形成的SiO2膜作为电容绝缘膜。

公开(公告)号：CN1825566A

公开(公告)日：2006-08-30

申请号：CN200610004866.5

申请日：2006-01-10

Applicant: 三洋电机株式会社

Inventor： 藤岛达也 ,  福田干夫 ,  塚田雄二 ,  绪方敬士 ,  饭田伊豆雄

IPC: H01L21/8234

CPC classification number: H01L27/0629 ,  H01L21/823462 ,  H01L28/40

Abstract: 一种半导体装置的制造方法，在同一半导体衬底上具有电容和MOS晶体管的半导体装置中，防止电容的绝缘破坏。在P型半导体衬底(1)的整个面上形成作为高耐压MOS晶体管的栅极绝缘膜的SiO2膜(11)。在覆盖高耐压MOS晶体管形成区域R1及与电容形成区域R4邻接的槽绝缘膜(7a、7b)边缘的SiO2膜(11a)的一部分上选择地形成光致抗蚀层(12)，并以该光致抗蚀层(12)为掩模，蚀刻除去SiO2膜(11)。在进行该蚀刻时，由于以光致抗蚀层(12)为掩模，故与电容邻接的槽绝缘膜(7a、7b)的边缘不会过度损伤。将该蚀刻时残留的SiO2膜(11a)和之后形成的SiO2膜作为电容绝缘膜。