公开(公告)号：CN117955461A

公开(公告)日：2024-04-30

申请号：CN202310723675.8

申请日：2023-06-19

Applicant: 三星电子株式会社 ,  延世大学校产学协力团

Inventor： 文炳模 ,  柳廷赫 ,  郑盛旭 ,  金兑玲 ,  蔡虎贤

IPC: H03K5/05 ,  H04L7/00 ,  H03K5/06 ,  H03K5/135 ,  H03K5/14 ,  G11C7/22

Abstract: 公开了用于校正时钟信号的误差的设备。所述用于校正时钟信号的误差的设备可包括：相位调节器，基于误差校正信号校正半速率时钟信号的误差以输出误差被校正的时钟信号；分相器，根据误差被校正的时钟信号输出正交时钟信号；误差检测器，基于正交时钟信号中的一个输出内部时钟信号，基于时钟选择信号在正交时钟信号之中选择两个正交时钟信号，并基于误差检查信号检测所述两个正交时钟信号的误差以输出校正请求信号；以及控制器，基于内部时钟信号输出模式选择信号和时钟选择信号，并基于模式选择信号、时钟选择信号和校正请求信号输出误差校正信号和误差检查信号。

公开(公告)号：CN119788035A

公开(公告)日：2025-04-08

申请号：CN202410780069.4

申请日：2024-06-17

Applicant: 三星电子株式会社 ,  延世大学校产学协力团

Inventor： 文炳模 ,  郑盛旭 ,  蔡豪贤 ,  金兑玲 ,  柳廷赫

IPC: H03K5/134 ,  G01R31/26 ,  G01R1/30

Abstract: 一种被配置为检测阈值电压的电路包括第一延迟电路、第二延迟电路和控制器。所述第一延迟电路对晶体管值的阈值电压具有第一灵敏度。所述第一延迟电路可以被配置为生成相对于所述输入信号延迟了第一延迟时间的第一输出信号，所述第一延迟时间根据所述数字控制代码改变。所述第二延迟电路具有比所述第一灵敏度高的第二灵敏度。所述第二延迟电路可以被配置为生成相对于所述输入信号延迟了第二延迟时间的第二输出信号。所述控制器可以将所述第一输出信号与所述第二输出信号进行比较，并且在所述第一延迟时间等于所述第二延迟时间时生成对应于所述数字控制代码的数字输出代码，以指示所述晶体管的阈值电压。

公开(公告)号：CN119724284A

公开(公告)日：2025-03-28

申请号：CN202411343017.7

申请日：2024-09-25

Applicant: 三星电子株式会社 ,  延世大学校产学协力团

Inventor： 文炳模 ,  柳廷赫 ,  郑盛旭 ,  金知英 ,  蔡虎贤

IPC: G11C11/4076 ,  G11C11/406

Abstract: 本公开涉及使用数据选通信号的存储器设备和用于补偿其数据选通信号的偏斜的方法。存储器设备包括核心管芯及缓冲器管芯，核心管芯包括存储器单元阵列，缓冲器管芯通过一个或多个硅通孔电连接到核心管芯。缓冲器管芯包括DQS生成电路、DQS校准电路和系数判定电路，DQS生成电路从外部设备接收外部时钟信号并且基于外部时钟信号生成数据选通信号以用于与核心管芯通信数据，DQS校准电路基于数据选通信号分别检测从核心管芯接收的多个存储块信号中的每一个的时延，系数判定电路检测缓冲器管芯的阈值电压码，基于阈值电压码将权重应用于每个存储块信号的时延以生成用于每个存储块信号的加权的校准码，并且将加权的校准码发送到核心管芯中的相应核心管芯。

公开(公告)号：CN117116322A

公开(公告)日：2023-11-24

申请号：CN202310008620.9

申请日：2023-01-04

Applicant: 三星电子株式会社 ,  延世大学校 ,  产学协力团

Inventor： 文炳模 ,  金兑玲 ,  郑盛旭 ,  柳廷赫

IPC: G11C11/4096 ,  H03K19/018

Abstract: 一种接口电路的发送器电路，包括：时钟生成电路、脉冲生成电路、重叠多路复用电路和输出电路。时钟生成电路生成具有不同相位的多个时钟。脉冲生成电路基于多个时钟生成多个脉冲。重叠多路复用电路并行地接收多个输入信号，并基于多个时钟、多个输入信号和多个脉冲来顺序地输出多个重叠信号，并且每个重叠信号包括多个输入信号中的两个输入信号的位值。输出电路基于多个重叠信号来串行地连续输出多个输入信号的位值。