公开(公告)号：CN110676255B

公开(公告)日：2024-01-19

申请号：CN201910559540.6

申请日：2019-06-26

Applicant: 三星电子株式会社

Inventor： 秋成旼 ,  权赫宇 ,  金长燮

IPC: H10B12/00 ,  H10N97/00

Abstract: 半导体存储器件包括：下电极，每个下电极围绕内部空间；位于下电极的顶表面上的上支撑层，上支撑层位于由下电极围绕的内部空间中；在上支撑层上的上电极，上电极填充第一区域和第二区域，第二区域穿透上支撑层，并且第一区域从第二区域延伸到下电极之间。每个下电极包括：与第二区域垂直交叠的第一部分，第一部分的顶表面由上支撑层暴露；由上支撑层覆盖的第二部分，第二部分的顶表面与上支撑层接触。

公开(公告)号：CN111009491B

公开(公告)日：2024-05-10

申请号：CN201910892512.6

申请日：2019-09-20

Applicant: 三星电子株式会社

Inventor： 崔炳德 ,  金长燮

IPC: H01L21/768 ,  H01L21/02

Abstract: 本公开提供了半导体装置及其制造方法。一种制造半导体装置的方法可包括：在衬底上形成包括模制层、缓冲层和支承层的模制结构；对模制结构执行各向异性蚀刻处理，以在模制结构中形成多个通孔；以及在通孔中形成多个底电极。缓冲层的氮含量在从模制层接近支承层的方向上增大。缓冲层的氧含量在从支承层接近模制层的方向上增大。

公开(公告)号：CN111009491A

公开(公告)日：2020-04-14

申请号：CN201910892512.6

申请日：2019-09-20

Applicant: 三星电子株式会社

Inventor： 崔炳德 ,  金长燮

IPC: H01L21/768 ,  H01L21/02

Abstract: 本公开提供了半导体装置及其制造方法。一种制造半导体装置的方法可包括：在衬底上形成包括模制层、缓冲层和支承层的模制结构；对模制结构执行各向异性蚀刻处理，以在模制结构中形成多个通孔；以及在通孔中形成多个底电极。缓冲层的氮含量在从模制层接近支承层的方向上增大。缓冲层的氧含量在从支承层接近模制层的方向上增大。

公开(公告)号：CN110676255A

公开(公告)日：2020-01-10

申请号：CN201910559540.6

申请日：2019-06-26

Applicant: 三星电子株式会社

Inventor： 秋成旼 ,  权赫宇 ,  金长燮

IPC: H01L27/108 ,  H01L49/02 ,  H01L21/8242

Abstract: 半导体存储器件包括：下电极，每个下电极围绕内部空间；位于下电极的顶表面上的上支撑层，上支撑层位于由下电极围绕的内部空间中；在上支撑层上的上电极，上电极填充第一区域和第二区域，第二区域穿透上支撑层，并且第一区域从第二区域延伸到下电极之间。每个下电极包括：与第二区域垂直交叠的第一部分，第一部分的顶表面由上支撑层暴露；由上支撑层覆盖的第二部分，第二部分的顶表面与上支撑层接触。

公开(公告)号：CN117915660A

公开(公告)日：2024-04-19

申请号：CN202311828228.5

申请日：2019-06-26

Applicant: 三星电子株式会社

Inventor： 秋成旼 ,  权赫宇 ,  金长燮

IPC: H10B12/00 ,  H10N97/00

Abstract: 半导体存储器件包括：下电极，每个下电极围绕内部空间；位于下电极的顶表面上的上支撑层，上支撑层位于由下电极围绕的内部空间中；在上支撑层上的上电极，上电极填充第一区域和第二区域，第二区域穿透上支撑层，并且第一区域从第二区域延伸到下电极之间。每个下电极包括：与第二区域垂直交叠的第一部分，第一部分的顶表面由上支撑层暴露；由上支撑层覆盖的第二部分，第二部分的顶表面与上支撑层接触。