接口功能块及其设计方法
    1.
    发明公开

    公开(公告)号:CN119271591A

    公开(公告)日:2025-01-07

    申请号:CN202410890887.X

    申请日:2024-07-04

    Abstract: 一种接口功能块包括:第一数据I/O电路和第二数据I/O电路,沿着第一轴顺序地安排;选通信号I/O电路,从第一数据I/O电路起布置在第一轴的左侧;时钟发生器电路,从第二数据I/O电路起布置在第一轴的右侧;第一类型路由单元和第二类型路由单元,沿着垂直于第一轴的第二轴顺序地安排在选通信号I/O电路的第一轴坐标处;第三类型路由单元和第四类型路由单元,沿着第二轴顺序地安排在第一数据I/O电路的第一轴坐标处,以及另一第三类型路由单元和另一第四类型路由单元,沿着第二轴顺序地安排在第二数据I/O电路的第一轴坐标处,其中由时钟发生器电路生成的时钟在第一轴的左方向上朝向第一数据I/O电路和第二数据I/O电路以及选通信号I/O电路传送。

    半导体装置、半导体系统和片上系统

    公开(公告)号:CN105389274B

    公开(公告)日:2020-09-11

    申请号:CN201510536967.6

    申请日:2015-08-27

    Abstract: 公开了一种半导体装置、半导体系统和片上系统。至少一个示例性实施例公开了一种半导体装置,包括:直接存储器存取(DMA)系统,被构造为直接访问存储器以将第一数据写入到存储器的地址,其中,DMA系统包括:初始化器,被构造为在处理器将第二数据从高速缓冲存储器冲洗到所述地址的冲洗时间段期间设置用于将第一数据写入到存储器的数据传输参数;创建器,被构造为基于设置的数据传输参数来创建第一数据;传输器,被构造为基于数据传输参数在冲洗时间段之后将第一数据写入到存储器的所述地址。

    多主机控制器及包括所述多主机控制器的半导体装置

    公开(公告)号:CN111221753B

    公开(公告)日:2024-08-06

    申请号:CN201911119246.X

    申请日:2019-11-15

    Abstract: 一种半导体装置包括:多个输入/输出客户机;多主机控制器,包括物理主机接口、虚拟主机接口、仲裁器;以及系统存储器。仲裁器通过物理主机接口从输入/输出客户机中的第一个输入/输出客户机接收第一传送请求且通过虚拟主机接口从输入/输出客户机中的第二个输入/输出客户机接收第二传送请求,并对第一传送请求及第二传送请求进行仲裁。系统存储器存储第一传送请求的第一传送请求列表及第二传送请求的第二传送请求列表,其中第一传送请求列表与第二传送请求列表包括相同数目的槽位。也提供一种多主机控制器。

    多主机控制器及包括所述多主机控制器的半导体装置

    公开(公告)号:CN111221753A

    公开(公告)日:2020-06-02

    申请号:CN201911119246.X

    申请日:2019-11-15

    Abstract: 一种半导体装置包括:多个输入/输出客户机;多主机控制器,包括物理主机接口、虚拟主机接口、仲裁器;以及系统存储器。仲裁器通过物理主机接口从输入/输出客户机中的第一个输入/输出客户机接收第一传送请求且通过虚拟主机接口从输入/输出客户机中的第二个输入/输出客户机接收第二传送请求,并对第一传送请求及第二传送请求进行仲裁。系统存储器存储第一传送请求的第一传送请求列表及第二传送请求的第二传送请求列表,其中第一传送请求列表与第二传送请求列表包括相同数目的槽位。也提供一种多主机控制器。

Patent Agency Ranking