公开(公告)号：CN120035226A

公开(公告)日：2025-05-23

申请号：CN202411040464.5

申请日：2024-07-30

Applicant: 三星电子株式会社

Inventor： 宋宗圭 ,  许镇 ,  金玟昊 ,  宋周永 ,  李东烨 ,  全灿熙

IPC: H10D89/60 ,  H10D62/10

Abstract: 一种半导体器件包括：第一焊盘，被配置为接收和发送信号；第二焊盘，被输入预定参考电压；以及静电保护电路，包括电连接到第二焊盘并且掺杂有第一导电类型杂质的发射极区域、具有在第一方向和第二方向上围绕发射极区域的形状并且掺杂有与第一导电类型杂质不同的第二导电类型杂质的基极区域、连接到第一焊盘并且具有在第一方向和第二方向上围绕发射极区域的形状的集电极区域、以及设置在集电极区域和基极区域之间并且通过元件隔离膜与集电极区域和基极区域分离的杂质区域。

公开(公告)号：CN119069472A

公开(公告)日：2024-12-03

申请号：CN202410540229.8

申请日：2024-04-30

Applicant: 三星电子株式会社

Inventor： 宋宗圭 ,  许镇 ,  金玟昊 ,  宋周永 ,  李恩淑 ,  全灿熙

IPC: H01L27/02

Abstract: 本公开涉及一种半导体装置。示例半导体装置包括：通过第一器件隔离膜彼此隔离的第一阱区域和第二阱区域；NPN晶体管，其由第一集电极区域和第一发射极区域提供，第一集电极区域形成在第一阱区域中并且包括第一导电类型的杂质，第一发射极区域形成在第二阱区域中并且包括第一导电类型的杂质；PNP晶体管，其由第二发射极区域和第二集电极区域提供，第二发射极区域形成在第一阱区域中并且包括与第一导电类型不同的第二导电类型的杂质，第二集电极区域形成在第二阱区域中并且包括第二导电类型的杂质；以及NMOS晶体管，其包括形成在第二阱区域中并且包括第一导电类型的杂质的源极区域和漏极区域、以及设置在源极区域与漏极区域之间的栅极结构。

公开(公告)号：CN118431223A

公开(公告)日：2024-08-02

申请号：CN202311473712.0

申请日：2023-11-07

Applicant: 三星电子株式会社

Inventor： 许镇 ,  宋宗圭 ,  金玟昊 ,  宋周永 ,  全灿熙

IPC: H01L27/02 ,  H02M1/32

Abstract: 提供了一种半导体装置。该半导体装置包括：第一电力垫；第二电力垫；信号垫；钳位电路，连接在第一电力垫与第二电力垫之间；驱动电路，连接到信号垫并且包括上拉电路和下拉电路；以及第一栅极关断电路，连接到下拉电路。第一栅极关断电路被构造为在高电压被施加到信号垫的静电放电(ESD)事件期间将下拉电路的栅极和下拉电路的源极彼此连接，并且控制由高电压生成的电流流到钳位电路。