公开(公告)号：CN110032443B

公开(公告)日：2024-10-25

申请号：CN201811509925.3

申请日：2018-12-11

Applicant: 三星电子株式会社

Inventor： 金源真 ,  李暻昊 ,  权赫敏 ,  金洛琦

IPC: G06F9/50

Abstract: 一种处理器包括：多个核，被配置成独立地执行操作；存储器；以及控制电路，电连接到所述多个核及存储器。控制电路被配置成：获取与任务相关联的一个或多个指令；基于所述一个或多个指令存储与所述任务对应的数据；将所述指令传送到所述至少一些核；检查所述至少一些核之中已对所述指令作出响应的一个或多个核；如果所述任务被分配给一个核，则阻止将所述任务分配给除所述一个核之外的核；以及将所述任务分配给所述核中的一个核，所述任务的分配包括：改变与分配相关联的状态信息并将所述多个核之中未被分配所述任务的其他核设定成不存取与所述任务对应的数据。也提供一种任务处理方法和一种处理任务的架构。

公开(公告)号：CN110199269B

公开(公告)日：2023-08-29

申请号：CN201880008043.0

申请日：2018-01-23

Applicant: 三星电子株式会社

Inventor： 金洛琦 ,  安珉旭 ,  琴炅穆 ,  申健澈

IPC: G06F13/38 ,  G06F12/1081

Abstract: 一种电子装置可包括：第一存储器，用于以指定速率存储第一数据；第一处理器，被连接到第一存储器，并且被配置为将第一数据划分成多个第二数据，其中，每个第二数据的大小小于第一数据的大小；第二存储器，用于以比指定速率快的速率存储所述多个第二数据中的至少一些第二数据；第二处理器，被连接到第二存储器，并且被配置为处理所述多个第二数据中的至少一些第二数据；以及DMA控制模块，被连接到第二处理器，用于在第一存储器与第二存储器之间发送/接收数据，其中，DMA控制模块被配置为：至少基于从第一处理器发送到第二处理器的针对所述多个第二数据的处理命令，从第一存储器接收从第一数据划分出的小的大小的所述多个第二数据中的至少一些第二数据；将所述多个第二数据中的至少一些第二数据发送到第二处理器；并且将由第二处理器通过使用所述多个第二数据中的至少一些第二数据产生的第三数据发送到第一存储器。

公开(公告)号：CN110199269A

公开(公告)日：2019-09-03

申请号：CN201880008043.0

申请日：2018-01-23

Applicant: 三星电子株式会社

Inventor： 金洛琦 ,  安珉旭 ,  琴炅穆 ,  申健澈

IPC: G06F13/38 ,  G06F12/1081

Abstract: 一种电子装置可包括：第一存储器，用于以指定速率存储第一数据；第一处理器，被连接到第一存储器，并且被配置为将第一数据划分成多个第二数据，其中，每个第二数据的大小小于第一数据的大小；第二存储器，用于以比指定速率快的速率存储所述多个第二数据中的至少一些第二数据；第二处理器，被连接到第二存储器，并且被配置为处理所述多个第二数据中的至少一些第二数据；以及DMA控制模块，被连接到第二处理器，用于在第一存储器与第二存储器之间发送/接收数据，其中，DMA控制模块被配置为：至少基于从第一处理器发送到第二处理器的针对所述多个第二数据的处理命令，从第一存储器接收从第一数据划分出的小的大小的所述多个第二数据中的至少一些第二数据；将所述多个第二数据中的至少一些第二数据发送到第二处理器；并且将由第二处理器通过使用所述多个第二数据中的至少一些第二数据处理的第三数据发送到第一存储器。

公开(公告)号：CN110111233A

公开(公告)日：2019-08-09

申请号：CN201910103272.7

申请日：2019-02-01

Applicant: 三星电子株式会社

Inventor： 许赞 ,  琴炅穆 ,  朴钟权 ,  金洛琦

IPC: G06T1/20 ,  G06T1/60

Abstract: 提供了电子设备。所述电子设备包括：存储器；以及处理器，所述处理器可操作地连接到所述存储器。所述处理器被配置为：将图像划分为多个子图像；将关于所述多个子图像中的第一子图像的信息加载到所述存储器中；对所述第一子图像执行图像处理；将关于第二子图像的与所述第一子图像不重叠的图像区域的信息加载到所述存储器中，所述第二子图像位于所述第一子图像的竖直方向上；以及对所述第二子图像执行图像处理。

公开(公告)号：CN110032443A

公开(公告)日：2019-07-19

申请号：CN201811509925.3

申请日：2018-12-11

Applicant: 三星电子株式会社

Inventor： 金源真 ,  李暻昊 ,  权赫敏 ,  金洛琦

IPC: G06F9/50

Abstract: 一种处理器包括：多个核，被配置成独立地执行操作；存储器；以及控制电路，电连接到所述多个核及存储器。控制电路被配置成：获取与任务相关联的一个或多个指令；基于所述一个或多个指令存储与所述任务对应的数据；将所述指令传送到所述至少一些核；检查所述至少一些核之中已对所述指令作出响应的一个或多个核；如果所述任务被分配给一个核，则阻止将所述任务分配给除所述一个核之外的核；以及将所述任务分配给所述核中的一个核，所述任务的分配包括：改变与分配相关联的状态信息并将所述多个核之中未被分配所述任务的其他核设定成不存取与所述任务对应的数据。也提供一种任务处理方法和一种处理任务的架构。