处理器、其任务处理方法和处理任务的架构

    公开(公告)号:CN110032443B

    公开(公告)日:2024-10-25

    申请号:CN201811509925.3

    申请日:2018-12-11

    Abstract: 一种处理器包括:多个核,被配置成独立地执行操作;存储器;以及控制电路,电连接到所述多个核及存储器。控制电路被配置成:获取与任务相关联的一个或多个指令;基于所述一个或多个指令存储与所述任务对应的数据;将所述指令传送到所述至少一些核;检查所述至少一些核之中已对所述指令作出响应的一个或多个核;如果所述任务被分配给一个核,则阻止将所述任务分配给除所述一个核之外的核;以及将所述任务分配给所述核中的一个核,所述任务的分配包括:改变与分配相关联的状态信息并将所述多个核之中未被分配所述任务的其他核设定成不存取与所述任务对应的数据。也提供一种任务处理方法和一种处理任务的架构。

    控制存储器操作的方法和装置

    公开(公告)号:CN105393232B

    公开(公告)日:2019-06-18

    申请号:CN201480036497.0

    申请日:2014-06-26

    Abstract: 控制存储器操作的方法包括:基于存储在接口缓冲器和调度缓冲器中的请求的信息确定针对每个存储器地址的命令数;根据具有最大命令数的命令类型确定存储器操作的控制状态;以及根据存储器操作的控制状态确定从接口缓冲器被发送给调度缓冲器的请求以及从调度缓冲器输出的请求的类型。也公开了包括用于控制存储器的装置的其它实施例。

    控制存储器操作的方法和装置

    公开(公告)号:CN105393232A

    公开(公告)日:2016-03-09

    申请号:CN201480036497.0

    申请日:2014-06-26

    Abstract: 控制存储器操作的方法包括:基于存储在接口缓冲器和调度缓冲器中的请求的信息确定针对每个存储器地址的命令数;根据具有最大命令数的命令类型确定存储器操作的控制状态;以及根据存储器操作的控制状态确定从接口缓冲器被发送给调度缓冲器的请求以及从调度缓冲器输出的请求的类型。也公开了包括用于控制存储器的装置的其它实施例。

    数据总线、其数据处理方法以及数据处理装置

    公开(公告)号:CN113360253A

    公开(公告)日:2021-09-07

    申请号:CN202011604831.1

    申请日:2020-12-30

    Abstract: 一种数据总线包括:事务选择电路,所述事务选择电路被配置为从所述数据总线的外部接收包括多个事务的向量数据,基于所述多个事务中是否存在业务冲突来从未发生业务冲突的所述多个事务中选择至少一个事务,并且输出所选择的至少一个事务;以及存储器数据路径,所述存储器数据路径包括至少一个寄存器,并且被配置为经由所述至少一个寄存器将由所述事务选择电路提供的所选择的至少一个事务输出到所述数据总线的外部。

    处理器、其任务处理方法和处理任务的架构

    公开(公告)号:CN110032443A

    公开(公告)日:2019-07-19

    申请号:CN201811509925.3

    申请日:2018-12-11

    Abstract: 一种处理器包括:多个核,被配置成独立地执行操作;存储器;以及控制电路,电连接到所述多个核及存储器。控制电路被配置成:获取与任务相关联的一个或多个指令;基于所述一个或多个指令存储与所述任务对应的数据;将所述指令传送到所述至少一些核;检查所述至少一些核之中已对所述指令作出响应的一个或多个核;如果所述任务被分配给一个核,则阻止将所述任务分配给除所述一个核之外的核;以及将所述任务分配给所述核中的一个核,所述任务的分配包括:改变与分配相关联的状态信息并将所述多个核之中未被分配所述任务的其他核设定成不存取与所述任务对应的数据。也提供一种任务处理方法和一种处理任务的架构。

Patent Agency Ranking