公开(公告)号：CN114566208A

公开(公告)日：2022-05-31

申请号：CN202111171779.X

申请日：2021-10-08

Applicant: 三星电子株式会社

Inventor： 徐珍镐 ,  严相炫 ,  金泽准 ,  郑镇宇 ,  崔恩鉽

IPC: G11C29/56

Abstract: 本公开提供了一种存储控制器以及修复其错误的方法。该存储控制器包括：被配置为执行与主机设备的通信的主机接口、被配置为执行与非易失性存储器件的通信的存储器接口、高级控制器和低级控制器。高级控制器基于通过主机接口传送的请求来发出要由非易失性存储器件执行的操作。低级控制器包括操作存储器，该操作存储器被配置为存储操作代码和操作数据。低级控制器基于操作代码和操作数据控制存储器接口，使得非易失性存储器件执行从高级控制器接收的发出操作。当在低级控制器中发生错误时，该高级控制器基于低级控制器的状态信息执行错误修复操作，以将低级控制器修复到与发生所述错误之前的状态相对应的先前状态。

公开(公告)号：CN118363447A

公开(公告)日：2024-07-19

申请号：CN202410055345.0

申请日：2024-01-15

Applicant: 三星电子株式会社

Inventor： 金官孝 ,  金泽准

IPC: G06F1/324 ,  G06F1/06 ,  G06F1/08 ,  G06F3/06

Abstract: 提供了存储系统的控制器、存储系统、以及用于控制存储系统的从模块的时钟的方法。存储系统的控制器包括各自包括知识产权(IP)模块和核心模块的多个模块，其中，基于IP模块作为多个模块中的第一模块的主装置操作，第一模块的空闲时钟是第一时钟，其中，基于核心模块作为多个模块中的第二模块的主装置操作，第二模块的空闲时钟是第二时钟，其中，第一时钟的时钟频率大于零并且小于最大时钟频率，并且其中，第二时钟的时钟频率是零。