-
公开(公告)号：CN1728558A
公开(公告)日：2006-02-01
申请号：CN200510087549.X
申请日：2005-07-27
Applicant: 三星电子株式会社
Inventor： 郑雨永
CPC classification number: H03L7/095 , H03L7/0891 , Y10S331/02
Abstract: 提供一种包括锁定检测功能的锁相环电路，所述锁相环电路包括锁定检测电路。该锁定检测电路包括锁定窗口进入检测电路和锁定检测信号产生电路。该锁定窗口进入检测电路在被延迟的向上信号或被延迟的向下信号的前沿处检测由相位频率检测器产生的向上信号或向下信号的前沿，以便产生锁定窗口进入检测信号，其中被延迟的向上信号或被延迟的向下信号基本上被延迟了一个锁定窗口。锁定检测信号产生电路计数锁相环电路的输入信号，以便当在预定时间周期期间持续地激活锁定窗口进入检测信号时产生锁定检测信号。以这种方式，仅当已经完成锁相操作时才输出锁定检测信号。
-
公开(公告)号：CN1913420A
公开(公告)日：2007-02-14
申请号：CN200610110770.7
申请日：2006-08-11
Applicant: 三星电子株式会社
Inventor： 郑雨永
IPC: H04L7/00
CPC classification number: H03K3/0372
Abstract: 本发明公开了对称D型触发器和包含其的相位频率检测器。对称D型触发器包括第一锁存单元和第二锁存单元。第一锁存单元锁存从外部源接收的数据信号。第二锁存单元接收来自第一锁存单元的经锁存的数据信号，然后输出输出信号和经反相的输出信号。在第二锁存单元中，输出信号的路径和经反相的输出信号的路径具有相互对称的结构。由于对称D型触发器具有在输出信号的路径和经反相的输出信号的路径上包括相同个数的元件的对称结构，可以消除输出信号和经反相的输出信号之间的相差。
-
Patent Agency Ranking
公开(公告)号：CN101005282B
公开(公告)日：2012-07-25
申请号：CN200710001786.9
申请日：2007-01-16
Applicant: 三星电子株式会社
CPC classification number: H03F3/45183 , H03F1/02 , H03F2203/45318 , H03F2203/45352 , H03K3/0322 , H03K3/356113 , H03K5/133 , H03K2005/00026 , H03K2005/00208 , H03L7/0995
Abstract: 在具有降低的功率消耗和极佳的占空比特性的差分到单端(D2S)转换器和具有该转换器的锁相环(PLL)电路中，D2S转换器包括差分放大器和锁存电路。差分放大器放大差分输入信号来产生差分输出信号。锁存电路锁存差分输出信号来产生单一输出信号。可以根据与提供到压控振荡器(VCO)的延迟单元的电压成比例的偏置电压来确定差分放大器的偏置电流。D2S转换器可以具有降低的功率消耗和极佳的占空比特性，并且具有D2S转换器的PLL电路可以具有简单的电路结构和较少的功率消耗。
-
公开(公告)号：CN101001083A
公开(公告)日：2007-07-18
申请号：CN200710001304.X
申请日：2007-01-09
Applicant: 三星电子株式会社
CPC classification number: H03L7/0891 , H03L7/093 , H03L7/099 , H03L7/18
Abstract: 在锁相环(PLL)的输出信号的带宽取决于从电荷泵提供的电流、从电压－电流(VI)转换器提供的控制电流、环路滤波器的阻抗、VI转换器的转换常数和提供给相频检测器(PFD)的基准频率的情况下，在PLL中，用由于工艺、电压和温度(PVT)的影响而导致的VI转换器所提供的控制电流的变化来抵消由于PVT的影响而导致的电荷泵所提供的电流的变化，并用由于PVT的影响而导致的VI转换器的转换常数的变化来抵消由于PVT的影响而导致的环路滤波器的阻抗的变化。
-
公开(公告)号：CN101001083B
公开(公告)日：2011-01-12
申请号：CN200710001304.X
申请日：2007-01-09
Applicant: 三星电子株式会社
CPC classification number: H03L7/0891 , H03L7/093 , H03L7/099 , H03L7/18
Abstract: 在锁相环(PLL)的输出信号的带宽取决于从电荷泵提供的电流、从电压-电流(VI)转换器提供的控制电流、环路滤波器的阻抗、VI转换器的转换常数和提供给相频检测器(PFD)的基准频率的情况下，在PLL中，用由于工艺、电压和温度(PVT)的影响而导致的VI转换器所提供的控制电流的变化来抵消由于PVT的影响而导致的电荷泵所提供的电流的变化，并用由于PVT的影响而导致的VI转换器的转换常数的变化来抵消由于PVT的影响而导致的环路滤波器的阻抗的变化。
-
公开(公告)号：CN1728558B
公开(公告)日：2010-08-25
申请号：CN200510087549.X
申请日：2005-07-27
Applicant: 三星电子株式会社
Inventor： 郑雨永
CPC classification number: H03L7/095 , H03L7/0891 , Y10S331/02
Abstract: 提供一种包括锁定检测功能的锁相环电路，所述锁相环电路包括锁定检测电路。该锁定检测电路包括锁定窗口进入检测电路和锁定检测信号产生电路。该锁定窗口进入检测电路在被延迟的向上信号或被延迟的向下信号的前沿处检测由相位频率检测器产生的向上信号或向下信号的前沿，以便产生锁定窗口进入检测信号，其中被延迟的向上信号或被延迟的向下信号基本上被延迟了一个锁定窗口。锁定检测信号产生电路计数锁相环电路的输入信号，以便当在预定时间周期期间持续地激活锁定窗口进入检测信号时产生锁定检测信号。以这种方式，仅当已经完成锁相操作时才输出锁定检测信号。
-
公开(公告)号：CN101005282A
公开(公告)日：2007-07-25
申请号：CN200710001786.9
申请日：2007-01-16
Applicant: 三星电子株式会社
CPC classification number: H03F3/45183 , H03F1/02 , H03F2203/45318 , H03F2203/45352 , H03K3/0322 , H03K3/356113 , H03K5/133 , H03K2005/00026 , H03K2005/00208 , H03L7/0995
Abstract: 在具有降低的功率消耗和极佳的占空比特性的差分到单端(D2S)转换器和具有该转换器的锁相环(PLL)电路中，D2S转换器包括差分放大器和锁存电路。差分放大器放大差分输入信号来产生差分输出信号。锁存电路锁存差分输出信号来产生单一输出信号。可以根据与提供到压控振荡器(VCO)的延迟单元的电压成比例的偏置电压来确定差分放大器的偏置电流。D2S转换器可以具有降低的功率消耗和极佳的占空比特性，并且具有D2S转换器的PLL电路可以具有简单的电路结构和较少的功率消耗。
-
-
-
-
-
-
Search Results
7
records
(took 0.021 seconds)
